完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，大家好，
我是FPGA的新手，有一个简单的问题可能需要你的帮助。 我有一个Virtex 5 ML506 XC5VLX50T板，我想找到一些golbal时钟IO引脚。 我检查了用户指南文件（ug347）和Virtex-5 FPGA封装和引脚规范（ug195）。 在in347文件中定义了许多全局时钟引脚，但是如何在板上找到这些引脚的物理位置。 你们可以向我推荐一些文件或链接，其中包含更多关于引脚物理位置的详细信息。 非常感谢你 
0
|
|
相关推荐
3个回答
|
|
|
我有一个Virtex 5 ML506 XC5VLX50T板，我想找到一些golbal时钟IO引脚。
您需要查看ML506电路板原理图，您可以在此处找到。 我查看了用户指南文件（ug347）和Virtex-5 FPGA封装和引脚规范 （ug195）。 inug347文件中定义了很多引脚，但我怎么能 找到ug195中这些引脚的物理位置。 ML506板上使用的FF1136封装的引脚列于UG195，表2-5中。 表1-7显示了引脚标签中的引脚使用代码。 全局时钟引脚包括文本字符串“GC”，Clock Capable引脚使用文本字符串“CC”。 - 鲍勃埃尔金德 签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。 阅读手册或用户指南。 你读过手册了吗？ 你能找到手册吗？2。 搜索论坛（并搜索网页）以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题，开始新的主题！5。 学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息（请与网页，数据表链接）.7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章，那么我一无所获。 |
|
|
|
|
|
正如鲍勃提到的，你需要检查电路板UG和原理图。
GCLK 引脚通常连接到板载振荡器，也连接到SMA 连接器。 -------------------------------------------------- -----------------------不要忘记回答，kudo，并接受为解决方案.------------- -------------------------------------------------- ---------- |
|
|
|
|
|
>我有一台Virtex 5 ML506 XC5VLX50T板
这是不正确的，您有以下之一： ML505与XC5VLX50T ML506与XC5VSX50T ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
只有小组成员才能发言，加入小组>>
2385 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2433 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
759浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
548浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
371浏览 1评论
1966浏览 0评论
685浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1649
评论
淘帖
1174
