如何更改BASYS板上的时钟频率？

请帮忙解决这个问题。
我有一个来自DIGILENT的59美元斯巴达BASYS板。
Q1。
它表示振荡器在时钟选择跳线JP4上产生25MHZ，50MHZ或100MHZ。
产品出厂时设置的默认频率是多少？
我将如何更改频率？
我没有看到任何转换。
Q2。
我正在尝试使用下面的程序在7段显示器上显示0到E，正好是一秒。
显示屏始终显示为零。
为什么？
如果Ichange：计数器#C U（CLK1，（arst || one_second_clock），1'b1，时钟）;
to：counter #C U（CLK1，（arst），1'b1，clock）;
它显示从0到A.否则显示始终为0.为什么？
我很困惑。
有人可以解释一下。
模块hex2_7seg（in，out）;输入[3：0] in;
/ * 3210 * /输出[6：0]输出;
/ * abcdefg * / reg [6：0] out;总是@（*）begincase（in）
/ * 3210 * / / * abcdefg * / 0：out = 7'b0000001; 1：out = 7'b1001111; 2：out = 7'b0010010; 3：out = 7'b0000110; 4：out = 7'b1001100;
5：out = 7'b0100100; 6：out = 7'b0100000; 7：out = 7'b0001111; 8：out = 7'b0000000; 9：out = 7'b0000100;
10：out = 7'b0001000;
11：out = 7'b1100000;
12：out = 7'b0110001;
13：out = 7'b1000010;
14：out = 7'b0110000;
15：out = 7'b0111000;
default：out = 7'bx; endcaseendendmodule
模块计数器（clk，arst，en，q）;参数N = 7;输入clk，arst，en;输出[N-1：0] q; reg [N-1：0] q;
总是@（posedge clk或posedge arst）if（arst）q else if（en）q endmodule
模块s3_onesec（CLK1，arst，seg，an）;参数C = 30;参数N = 7;参数W = 4;参数CRYSTAL = 50;
// 50 MHZ参数DVSR = CRYSTAL * 1000000;
输入CLK1，arst;输出[0：N-1] seg;输出[3：0] an;导线[C-1：0]时钟;导线[W-1：0] zero_to_f_counter;导线one_second_clock;
分配= 4'b0010;
/ * ON ON OFF ON * / assign one_second_clock =（clock == DVSR）？
1：0;
计数器#C U（CLK1，（arst || one_second_clock），1'b1，时钟）;计数器#W S（CLK1，arst，one_second_clock，zero_to_f_counter）; hex2_7seg D（zero_to_f_counter，seg）; endmodule
------------------ UCF文件-----------------------------
-----
#7段的引脚分配displayNET“seg”LOC =“p25”;
#Bank = 3，信号名称= CANET“seg”LOC =“p16”;
#Bank = 3，信号名称= CBNET“seg”LOC =“p23”;
#Bank = 3，信号名称= CCNET“seg”LOC =“p21”;
#Bank = 3，信号名称= CDNET“seg”LOC =“p20”;
#Bank = 3，信号名称= CENET“seg”LOC =“p17”;
#Bank = 3，信号名称= CFNET“seg”LOC =“p83”;
#Bank = 1，信号名称= CG
NET“an”LOC =“p26”;
#Bank = 3，信号名称= AN3NET“an”LOC =“p32”;
#Bank = 3，信号名称= AN2NET“an”LOC =“p33”;
#Bank = 3，信号名称= AN1NET“an”LOC =“p34”;
#Bank = 3，信号名称= AN0
#clockNET的引脚分配“CLK1”LOC =“p54”;
#Bank = 2，信号名称= CLK1
#BTNsNET的引脚分配“arst”LOC =“p41”;
#Bank = 2，信号名称= BTN3