完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
@emil_kruki如果您有RTL设计，则可以使用XPower Analyzer计算电源要求
http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/isehelp_start.htm#xpa_c_overview.htm -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问，但快速搜索，以确保它还没有得到解答。 保持对话，获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
|
|
我已经使用PlanAhead实现了我的系统。
问题是XPower中只有平均（静态）信息可用。 我想要做的是跟踪特定时间窗口的功耗并确定每个时间步长。 我的问题是，是否可以使用XPower或其他Xilinx工具？ 最好的祝福， 埃米尔 |
|
|
|
|
|
@emil_kruki好的。
不幸的是，根据您的活动，您无法在特定时间窗口内获得耗电量。 -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问，但快速搜索，以确保它还没有得到解答。 保持对话，获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
|
|
E，
通常，除非您在同一时钟边沿上切换数万（数十万）个信号，从0到1（或1到0），否则我们无法看到任何明显的当前步骤。 您可以使用功耗估算器来估算这样的步骤：记录最小设计的静态静态电流，以及带时钟的大型设计的电流。 让我们说最终的估计是5瓦，静态是1瓦（只是我编的数字作为例子）。 这意味着4瓦的开关电源。 在1.2伏特，即3 1/3安培。 如果这一切都发生在一个时钟边沿，则可能是6 2/3安培峰值。 这样的峰值是不太可能的，一般来说，你应该尽量不要在你的设计中这样做，而是将那些数量的元素分布在一个或多个时钟相位上，这样它们就不会全部发生在同一个边缘上。 几乎没有真正的设计会将边缘上的0到1或1切换为0，然后以固定间隔再次执行此操作。 但是说，偶尔会遇到如此奇怪的设计，所以不要这样做！ Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
非常感谢奥斯汀！
我的设计包括两个由IDF隔离的ColdFire微处理器。 目标是分析功耗并观察处理器之间的栅栏会产生何种热影响。 已经有一些模拟器（如Wattch或McSPICE）能够确定每个时间步的功耗。 如果我们有当前功率值，那么我们可以轻松估算FPGA上的温度传播。 最好的祝福， 埃米尔 |
|
|
|
|
|
E，
祝你好运。 在FPGA架构中，设计的分布可能比ASIC密度低20倍。 因此，几乎不可能实际观察到温度差异。 我认为，当核心执行完全不同的任务时，裸片上的直接红外摄像机可能会看到0.1到0.5度的差异，但我猜想即使执行NOP也会保持耗散不变。 如果您将热行为视为侧通道攻击，则对设备进行物理访问意味着还有其他更简单的攻击可以使用（即通过监视Iccint进行差分功率攻击）。 热响应足够慢，成为取消信息的主要障碍。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
非常感谢Austin的建设性讨论！
我知道FPGA的内部结构不允许极端功率或温度变化。 但是......如果我们有一个冗余系统，根据IDF隔离......在一个系统中发生IO短路会发生什么？ 它会在FPGA边界上产生大功率耗散和升高的温度。 温度会传播，但到底有多远？ 足以破坏另一个复制系统？ 最好的祝福， 埃米尔 |
|
|
|
|
|
周华健，
IO非常强大：短路一个没有效果（不像ASIC可能会破坏设备）。 FPGA中的IO设计用于~40 mA的最小电流，因此典型的编程IO电流小于100 mA，可以持续数月而不会产生不良影响。 显然太多意味着结温可能会变得太高，并且器件不能长时间保持在125°C以上。 这是安全性还是安全关键系统应用程序？ 我们对两者都很熟悉。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
嗨奥斯汀，
好的，我认为IO可以被认为是短路时功率/温度增加的来源。 似乎热分析的唯一可行方法是长时间强制IO并用红外摄像机跟踪温度传播。 是的，我的目标是根据IEC 61508的要求设计一个安全相关的系统...... 最好的祝福， 埃米尔 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1111浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
445浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1173
评论
淘帖
1183
