[问答]

请问spartan6能否支持驱动不同寄存器的时钟和数据的输入焊盘？

1953 寄存器时钟

问答对人有帮助，内容完整，我也想知道答案 0 我有一个输入板在某些模式下用作时钟，并在其他模式下用作数据。当我将输入焊盘连接到不同寄存器的时钟和数据时，我收到错误，这意味着无法路由。当我按照建议在.ucf文件中使用CLOCK_DEDICATED_ROUTE时，PAR会运行很长时间并且失败并显示以下警告：警告：地点：1137 - 此设计不保证可路由！此设计包含一个全局缓冲区实例，驱动网络，驱动以下（前30个）非时钟加载引脚。这不是Spartan-6中推荐的设计实践，因为全局布线的限制可能导致过度延迟，歪斜或不可路由的情况。建议仅使用BUFG资源来驱动时钟负载。请特别注意此路径的时间和路由，以确保满足设计目标。这通常是一个错误，但CLOCK_DEDICATED_ROUTE约束已应用于COMP.PIN，允许您的设计继续。此约束禁用与指定的COMP.PIN相关的所有时钟布局器规则。我想知道可以在spartan6中实现这样的电路吗？或者，有没有替代品？以上来自于谷歌翻译以下为原文 I have an input pad serves as a clock in some mode, and serves as data in other mode. When I connect the input pad to clock and data of different registers, I received error which means this can not be routed. When I use CLOCK_DEDICATED_ROUTE in .ucf file as recommended, PAR runs long time and failed with this warning as follows : WARNING:Place:1137 - This design is not guaranteed to be routable! This design contains a global buffer instance, , driving the net, , that is driving the following (first 30) non-clock load pins. < PIN: ulink2a/Mmux_lclkin_t11.A5; > This is not a recommended design practice in Spartan-6 due to limitations in the global routing that may cause excessive delay, skew or unroutable situations. It is recommended to only use a BUFG resource to drive clock loads. Please pay extra attention to the timing and routing of this path to ensure the design goals are met. This is normally an ERROR but the CLOCK_DEDICATED_ROUTE constraint was applied on COMP.PIN allowing your design to continue. This constraint disables all clock placer rules related to the specified COMP.PIN. I want to know can such a circuit be implemented in spartan6 ? or , is there any replacement ? 0
2019-7-29 15:03:38　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答举报李响相关推荐 • cadence自带FPGA封装的焊盘为什么为通孔焊盘，是不是画错了？ 9065 • spartan6部分重新配置如何使用 2245 • 关于Spartan6中的振荡器的要求 1142 • 更新Spartan6 CRC校验和失败 1874 • 使用spartan6 gtp收发器向导没有外部时钟 1329 • Spartan6 JTAG配置无法发挥作用 1924 • Spartan6是否具有32位宽的IO数据 1155 • 在Spartan6中使用PLL 1290 • DM368 IPNC架构中，请问能否同时支持PAL模拟输出(720576，监视器显示)和数字高清输出（12801024，LCD显示）？ 1561 • 为什么Spartan6 SRIO，clk pad是浮动的？ 1288 1个回答

答案对人有帮助，有参考价值 0 sanhu写道：我有一个输入板在某些模式下用作时钟，并在其他模式下用作数据。我想知道可以在spartan6中实现这样的电路吗？或者，有没有替代品？不，你不能在斯巴达6中做到这一点。解决方法是将输入信号驱动到两个不同的引脚，当然其中一个是全局时钟输入引脚。 ----------------------------是的，我这样做是为了谋生。以上来自于谷歌翻译以下为原文 sanhu wrote: I have an input pad serves as a clock in some mode, and serves as data in other mode. I want to know can such a circuit be implemented in spartan6 ? or , is there any replacement ? No, you cannot do that in a Spartan 6. A workaround would be to drive that input signal into two different pins, one of course being a global clock input pin. ----------------------------Yes, I do this for a living.

2019-7-29 15:09:07 评论举报黄淳