完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好。
我坐在这里阅读UG381。 我们的应用程序将Spartan 6 LX45连接到模拟器件ADC。 因此,我们有1.8V LVDS输入,但对于ADC SPI也需要1.8V LVCMOS。 如果我将VCCO设置为1.8V,表1-5说明我们可以通过输入和输出获得LVCMOS1V8操作。 但是我在1.8V LVDS输入上看不到任何东西(只有2.5V和3.3V变体)。 我的问题是:VCCAUX是否有任何限制(从表1-6中,我的成像也应连接到1.8V)。 其他bank只能设置为2.5V或3.3V LVCMOS I / O,所以VCCAUX对他们来说应该不是问题吗? 谢谢。 ED 以上来自于谷歌翻译 以下为原文 Hi All. I'm sat here reading through UG381. Our application interfaces a Spartan 6 LX45 to an Analogue Devices ADC. We therefore have 1.8V LVDS input, but also need 1.8V LVCMOS for the ADCs SPI. If I set VCCO to 1.8V, table 1-5 states we can get LVCMOS1V8 operation both input and output. However I can't see anything on 1.8V LVDS input (only the 2.5V and 3.3V variants). My question is: Are there any restrictions on VCCAUX (which from Table 1-6, I imaging should also be connected to 1.8V). The other banks are either set to 2.5V or 3.3V LVCMOS I/O only so VCCAUX shouldn't be a problem for them right? Thanks. ED |
|
相关推荐
1个回答
|
|
检查以下讨论
http://forums.xilinx.com/xlnx/board/crawl_message?board.id=Spartan&message.id=22820 --Krishna 以上来自于谷歌翻译 以下为原文 check the following discussion http://forums.xilinx.com/xlnx/board/crawl_message?board.id=Spartan&message.id=22820 --Krishna |
|
|
|
只有小组成员才能发言,加入小组>>
2215 浏览 7 评论
2640 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2119 浏览 9 评论
3188 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2243 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
491浏览 1评论
1570浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2217浏览 0评论
543浏览 0评论
1704浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-6-26 19:05 , Processed in 1.130318 second(s), Total 78, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191