完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好,
我开发了DDR2内存和高速ADC 500Mpbs(2 ADC)到Spartan6 LX25器件。 我想知道银行分配的最佳选择,因为接口都是高速且需要时钟定时 至关重要。 根据MIG的推荐,DDR2可以与Bank 3接口,现在我想将ADC(LVDS接口)连接到任何bank(0,1,2)。由于ADC非常HighSpeed,我想知道哪个bank最适合 接口。 提前致谢。 问候 安布M 以上来自于谷歌翻译 以下为原文 Hi all, Iam developing wiht DDR2 memory and high speed ADC 500Mpbs(2 ADC) to Spartan6 LX25 device. I would like to know the best choice of bank assignment since both the interface are highspeed and need clock timings are critical. As per MIG recommantation DDR2 can be interface to Bank 3 , now i want to interface the ADC (LVDS interface) to anyther bank(0,1,2) .Since the ADC is very HighSpeed i would like to know which bank is best for interface. Thanks in advance. Regards Anbu M |
|
相关推荐
4个回答
|
|
嗨,
请参考UG388获取DDR2引脚放置指南。 由于Spartan-6中的MCB是硬块,您只能选择所有固定的库存,您将在... example_design / par文件夹中获得一个.ucf,您可以将其用作参考。 对于LVDS,我认为可以使用任何银行。 请参考以下链接 http://forums.xilinx.com/t5/7-Series-FPGAs/LVDS-18-with-LVCMOS-18-in-same-bank/td-p/353085 http://forums.xilinx.com/t5/7-Series-FPGAs/Problem-with-signal-standards-LVDS-25-and-LVCMOS33/td-p/370129 您可以运行包含MIG和LVDS的示例设计,并检查时序报告,该报告为您提供了基于您可以继续执行的操作的线索。 希望这可以帮助 问候, Vanitha。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索, 您可能会找到相关信息。请留下帖子 - “接受为解决方案”,如果提供的信息有用且回复,请给予赞誉 以上来自于谷歌翻译 以下为原文 Hi, Please refer UG388 for DDR2 pin placement guideliness. As MCB in Spartan-6 is hard block you can select only the bank rest all are fixed, you will get a .ucf in ...example_design /par folder which you can use it as reference. For LVDS i think any bank can be used. Please refer below links http://forums.xilinx.com/t5/7-Series-FPGAs/LVDS-18-with-LVCMOS-18-in-same-bank/td-p/353085 http://forums.xilinx.com/t5/7-Series-FPGAs/Problem-with-signal-standards-LVDS-25-and-LVCMOS33/td-p/370129 You can run the example design with MIG and LVDS included and check the timing report which gives you a clue on what to do based on which you can go ahead. Hope this helps Regards, Vanitha. --------------------------------------------------------------------------------------------- Please do google search before posting, you may find relavant information. Mark the post - "Accept as solution" and give kudos if information provided is helpful and reply oriented |
|
|
|
anbuub写道:
现在我想将ADC(LVDS接口)连接到任何bank(0,1,2)。由于ADC非常HighSpeed,我想知道哪个bank最适合接口。 银行都是相同的w.r.t. 高速接口能力。 ----------------------------是的,我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 anbuub wrote:The banks are all identical w.r.t. high-speed interface capability. ----------------------------Yes, I do this for a living. |
|
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2459 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1146浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
582浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
448浏览 1评论
2003浏览 0评论
727浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 17:53 , Processed in 1.361411 second(s), Total 82, Slave 66 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号