[问答]

请问在使用ddr3 和srio接口时，其外部时钟（ddr3clk和sriosgmiiclk）是必须的吗？

问答对人有帮助，内容完整，我也想知道答案 0 本帖最后由一只耳朵怪于 2018-6-25 14:57 编辑请问在使用ddr3 和srio接口时，其外部时钟（ddr3clk和sriosgmiiclk）是必须的吗，考虑到其内部有专门的sysclk与之对应。另外ddr3接口有一个差分时钟输出，它是跟哪个频率对应的，参考时钟还是内部的sysclk 0
2018-6-25 06:37:59　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 83 个回答。邀请回答 heks 该类别下有 75 个回答。邀请回答 wang21cj 该类别下有 72 个回答。邀请回答普罗旺斯的薰衣草该类别下有 69 个回答。邀请回答 hgimtk 该类别下有 64 个回答。邀请回答 chm5 该类别下有 62 个回答。邀请回答风动影随该类别下有 55 个回答。邀请回答 lksas 该类别下有 54 个回答。邀请回答 zhhx1985 该类别下有 53 个回答。邀请回答站着幻想该类别下有 52 个回答。邀请回答 hfgsd 该类别下有 51 个回答。邀请回答 kghfh 该类别下有 50 个回答。邀请回答 blueshine 该类别下有 50 个回答。邀请回答 fdhsfagd 该类别下有 50 个回答。邀请回答你又知道了该类别下有 50 个回答。邀请回答青上也该类别下有 50 个回答。邀请回答 zhouxk 该类别下有 50 个回答。邀请回答深海零下一度1 该类别下有 49 个回答。邀请回答 ufydsyfsf 该类别下有 49 个回答。邀请回答 dsdfshf 该类别下有 49 个回答。邀请回答举报罗红相关推荐 • cyclone V控制DDR3的读写，quartusII配置DDR3 ip核后，如何调用实现DDR3的读写呢，谢谢 23741 • 请问ddr3的输入时钟稳定度需要多少ppm? 5703 • 与Kintex 7的DDR3内存接口 1922 • 请问FPGA与DDR3是否必须放置在同一层？ 3036 • 请问为什么DSP需要外接DDR3? DDR3和外接Flash有什么区别和联系？ 8916 • 如何用中档FPGA实现高速DDR3存储器控制器？ 3243 • 如何将FPGA内的数据传入DSP外部挂载的DDR3内呢？ 3192 • 如何在Vivado中使用MIG设计DDR3 SODIMM接口？ 3721 • 如何提高DDR3的效率 9371 • DDR3 SDRAM的简单代码如何编写 3130 1个回答

答案对人有帮助，有参考价值 0 DDR和SRIO都需要独立的参考时钟。请参考硬件设计指南的第三章： http://www.ti.com/lit/SPRABI2

2018-6-25 06:44:30 评论举报谭齐慧