电子发烧友论坛|
我想使用我使用CoreGenerator生成的fifo，但是当我尝试映射fifo的实例时，我得到了错误：“Expression有0个元素;正式din需要16个”。
我不明白为什么会这样。 data_in信号的长度是16.任何想法可能是什么问题？ 此致，克莱门 以上来自于谷歌翻译 以下为原文 I would like to use the fifo I generated with CoreGenerator but when I try to map the instance of fifo I get en error: "Expression has 0 elements ; formal din expects 16". I don't understand why is that. The length of data_in signal is 16. Any idea what could be the problem? Regards, Klemen 
0
|
|
相关推荐
5个回答
|
|
|
嗨，
在第66行和第67行中，我看到您已将data_in和data_out声明为std_logic_vector（15到0）。 您可以尝试将其更改为std_logic_vector（15 downto 0）并重新运行综合吗？ 谢谢， 迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Hi, In lines-66 and 67 I see that you have declared data_in and data_out as std_logic_vector(15 to 0). Can you try changing this to std_logic_vector(15 downto 0) and rerun synthesis? Thanks, Deepika. Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left)View solution in original post |
|
|
|
|
|
我注意到我的代码中有一个小错误，即使我更改了data_in 以下为原文 i noticed i small error in my code, even though i changed the data_in <= x"0123" the error remains the same. |
|
|
|
|
|
嗨，
在第66行和第67行中，我看到您已将data_in和data_out声明为std_logic_vector（15到0）。 您可以尝试将其更改为std_logic_vector（15 downto 0）并重新运行综合吗？ 谢谢， 迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） 以上来自于谷歌翻译 以下为原文 Hi, In lines-66 and 67 I see that you have declared data_in and data_out as std_logic_vector(15 to 0). Can you try changing this to std_logic_vector(15 downto 0) and rerun synthesis? Thanks, Deepika. Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left) |
|
|
|
|
|
天啊:)谢谢，这解决了问题:)
这个帖子可以删除...... 以上来自于谷歌翻译 以下为原文 OMG :) thank you, this solved the problem :) This thread can be erased... |
|
|
|
|
|
嗨，
@fogl 请通过回答关闭线程。注意，Deepika。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） 以上来自于谷歌翻译 以下为原文 Hi, @fogl Please close the thread by making the answer. Regards, Deepika. Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left) |
|
|
|
|
只有小组成员才能发言，加入小组>>
2396 浏览 7 评论
2811 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2278 浏览 9 评论
3356 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2445 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
783浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
558浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
405浏览 1评论
1985浏览 0评论
705浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
566
评论
淘帖
2550
