完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
而不是给出特定的IOB引脚，我可以只分配一个“银行约束”，如下所示？
NET“数据”LOC = BANK0; 我的目的是选择一个银行，为FPGA提供20个数据输入，而无需给出具体的位置，让工具决定完整的20个信号的最佳位置。 以上来自于谷歌翻译 以下为原文 instead of giving the specific IOB pin can I assign just a ``bank constraint`` like below? NET "data" LOC = BANK0; my purpose is to select a bank for 20 data inputs to the FPGA without giving specific location and let the tool decide for the best location for the complete 20 signals. 
0
|
|
相关推荐
4个回答
|
|
|
约束有效。
NET“数据”LOC = BANK0; 正确的文档是 http://www.xilinx.com/support/documentation/sw_manuals/xilinx13_3/cgd.pdf第172页 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 the constraint works. NET "data" LOC = BANK0; The correct documentation is http://www.xilinx.com/support/documentation/sw_manuals/xilinx13_3/cgd.pdf page 172 View solution in original post |
|
|
|
|
|
PlanAhead工具不支持Bank约束。有关其他详细信息，请参阅http://www.xilinx.com/support/answers/45464.htm。
-------------------------------------------------- ---------------------------------------------请将帖子标记为 如果提供的信息能够回答您的问题/解决您的问题，请“接受为解决方案”。给予您认为有用的帖子。 以上来自于谷歌翻译 以下为原文 PlanAhead tool doesn't support Bank constraints. Refer to http://www.xilinx.com/support/answers/45464.htm for additional details.----------------------------------------------------------------------------------------------- Please mark the post as "Accept as solution" if the information provided answers your query/resolves your issue. Give Kudos to a post which you think is helpful. |
|
|
|
|
|
银行内任何能够路由到阵列的其他部分或从阵列的其他部分路由的IO位置没有显着差异，因此允许该工具选择没有任何好处。
PCB布线的IO选择存在显着差异，因此这应该是分配引脚位置的驱动因素。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com 以上来自于谷歌翻译 以下为原文 There is no significant difference in the any IO location within a bank to able to route to or from other parts of the array, so allowing the tool to choose has no benefit. There is a significant difference in the selection of the IO for PCB routing, so this should be the driving factor in assigning pin locations. ------Have you tried typing your question into Google? If not you should before posting. Too many results? Try adding site:www.xilinx.com |
|
|
|
|
|
约束有效。
NET“数据”LOC = BANK0; 正确的文档是 http://www.xilinx.com/support/documentation/sw_manuals/xilinx13_3/cgd.pdf第172页 以上来自于谷歌翻译 以下为原文 the constraint works. NET "data" LOC = BANK0; The correct documentation is http://www.xilinx.com/support/documentation/sw_manuals/xilinx13_3/cgd.pdf page 172 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2378 浏览 7 评论
2793 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2260 浏览 9 评论
3334 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2426 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
750浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
537浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
361浏览 1评论
753浏览 0评论
1955浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1285
评论
淘帖
1994
