完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
大家好，
当我使用JTAG直接编程位到SPI ROM throgh FPGA时，CCLK存在一个问题。 我在I程序期间测量了CCLK，没有CCLK输出。 这是怎么回事？ 我需要检查哪些信号？ 以下是一些信号状态： 1. HSWAPEN：低 2. Program_B：高 3. INIT_B：高 完成：高。 谢谢， -Tarzan 以上来自于谷歌翻译 以下为原文 Hi All, there is an issue about the CCLK when I use JTAG directly progame bits to SPI ROM throgh FPGA. I measured the CCLK during I program, there is no CCLK out. what's going on? which signals I need to check? Here are some signals status: 1. HSWAPEN : Low 2. Program_B : High 3. INIT_B : High 4. Done: High. thanks, -Tarzan 
0
|
|
相关推荐
5个回答
|
|
|
T，
如果DONE为高电平，则对器件进行编程（完成配置）。 Austin Lesea主要工程师Xilinx San Jose 以上来自于谷歌翻译 以下为原文 t, If DONE is high, the part is programmed (finished configuring). Austin Lesea Principal Engineer Xilinx San Jose |
|
|
|
|
|
tarzan_sz写道：
大家好， 当我使用JTAG直接编程位到SPI ROM throgh FPGA时，CCLK存在一个问题。 我在I程序期间测量了CCLK，没有CCLK输出。 你很困惑。 没有一个名为XC65LX150T的部件。 当你说“程序”时，你的意思是从JTAG配置FPGA还是将二进制配置映像刻录到配置EPROM中？ 在JTAG配置期间不使用CCLK。 通过JTAG编程配置EPROM时不使用CCLK。 ----------------------------是的，我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 tarzan_sz wrote:You're confused. There's no part called the XC65LX150T. When you say "program," do you mean configuring the FPGA from JTAG or burning the binary configuration image into the config EPROM? CCLK isn't used during JTAG configuration of the FPGA. CCLK isn't used when programming the configuration EPROM via JTAG. ----------------------------Yes, I do this for a living. |
|
|
|
|
|
但是我用scope来看cclk，没有任何时钟输出。
我不认为编程已经完成。 新年快乐，谢谢你的帮助。 -Tarzan 以上来自于谷歌翻译 以下为原文 But I used scope to see cclk, there is no any clock output. I don't think the programming is finished. Happy new year and thanks your help. -Tarzan |
|
|
|
|
|
嗨，
谢谢你的回复，我只是从S6数据表中复制了部件号。 请参考。 我之前提到的程序是我点击IMPACT工具中的程序按钮。 现在我使用'间接SPI编程'方法，并没有cclk输出。 我相信FPGA设置有问题。 例如M1和M0或其他东西。 谢谢，新年快乐。 -Tarzan 以上来自于谷歌翻译 以下为原文 Hi, thanks your reply, I just copy the part number from S6 datasheet. please referrence. the program I mentioned before is that I click program button in IMPACT tools. right now I use 'indirect SPI programming' method, and there is no cclk output. I believe that there are something wrong with FPGA setting. such as M1 and M0 or something else. thanks and happy new year. -Tarzan |
|
|
|
|
|
大家好，
谢谢你的帮助，这个问题已经解决了。 根本原因是验证。 -Tarzan 以上来自于谷歌翻译 以下为原文 Hi All, thanks your help, the issue has been solved. root cause is verifying. -Tarzan |
|
|
|
|
只有小组成员才能发言，加入小组>>
2374 浏览 7 评论
2790 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2257 浏览 9 评论
3331 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2422 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
747浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
533浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
356浏览 1评论
750浏览 0评论
1951浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3114
评论
淘帖
880
