完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我想用用户可配置的占空比生成时钟。 这意味着用户将实时更改占空比。 即没有新的比特流文件。 所以我从寄存器定义开始，并配置微控制器。 我已经开始为Spartan-6使用PLL_BASE时钟管理组件。 我只使用了一个PLL_BASE组件。 我可以在通用映射中使用默认值生成具有占空比的时钟。 我的问题是如何使其可配置？ 并且值也是实数值，20％占空比应写为CLKOUT0_DUTY_CYCLE => 0.20 我需要以定点格式制作吗？ 如果是，那么决议是什么？ PLL_BASE_inst：PLL_BASE通用映射（......................................... - CLKOUT0_DUTY_CYCLE - CLKOUT5_DUTY_CYCLE：CLKOUT＃时钟输出的占空比（0.01-0.99）。 CLKOUT0_DUTY_CYCLE => 0.5，CLKOUT1_DUTY_CYCLE => 0.5，CLKOUT2_DUTY_CYCLE => 0.5，CLKOUT3_DUTY_CYCLE => 0.5，CLKOUT4_DUTY_CYCLE => 0.5，CLKOUT5_DUTY_CYCLE => 0.5， ........................................... ） 港口地图（ ........................................... ）; 提前致谢。 最好的祝福， 基兰 以上来自于谷歌翻译 以下为原文 Hi, I want to generate clock with user configurable duty cycle. That means user will change the duty cycle in real time. i.e no new bitstream file. So i started with register definitions and configure with microcontroller. I have started using PLL_BASE clock management component for Spartan-6. I have only one PLL_BASE component in use. I can generate clock with duty cycle with default value in generic map. My problem is how can i make it configurable? And the values are also real values, 20% duty cycle should be written as CLKOUT0_DUTY_CYCLE => 0.20 Do i need to make it in fixed point format? If yes what is the resolution? PLL_BASE_inst : PLL_BASE generic map ( ......................................... -- CLKOUT0_DUTY_CYCLE - CLKOUT5_DUTY_CYCLE: Duty cycle for CLKOUT# clock output (0.01-0.99). CLKOUT0_DUTY_CYCLE => 0.5, CLKOUT1_DUTY_CYCLE => 0.5, CLKOUT2_DUTY_CYCLE => 0.5, CLKOUT3_DUTY_CYCLE => 0.5, CLKOUT4_DUTY_CYCLE => 0.5, CLKOUT5_DUTY_CYCLE => 0.5, ........................................... ) port map ( ........................................... ); Thanks in advance. Best Regards, Kiran 
0
|
|
相关推荐
4个回答
|
|
|
kchalla写道：
嗨， 我想用用户可配置的占空比生成时钟。 这意味着用户将实时更改占空比。 即没有新的比特流文件。 所以我从寄存器定义开始，并配置微控制器。 我已经开始为Spartan-6使用PLL_BASE时钟管理组件。 我只使用了一个PLL_BASE组件。 我可以在通用映射中使用默认值生成具有占空比的时钟。 我的问题是如何使其可配置？ 并且值也是实数值，20％占空比应写为CLKOUT0_DUTY_CYCLE => 0.20 我需要以定点格式制作吗？ 如果是，那么决议是什么？ PLL_BASE_inst：PLL_BASE通用映射（......................................... - CLKOUT0_DUTY_CYCLE - CLKOUT5_DUTY_CYCLE：CLKOUT＃时钟输出的占空比（0.01-0.99）。 CLKOUT0_DUTY_CYCLE => 0.5，CLKOUT1_DUTY_CYCLE => 0.5，CLKOUT2_DUTY_CYCLE => 0.5，CLKOUT3_DUTY_CYCLE => 0.5，CLKOUT4_DUTY_CYCLE => 0.5，CLKOUT5_DUTY_CYCLE => 0.5， ........................................... ） 港口地图（ ........................................... ）; 提前致谢。 最好的祝福， 基兰 泛型是编译时常量，因此无法在运行时更改它们。 根据所需的时钟频率，PWM可能是正确的解决方案。 ----------------------------是的，我这样做是为了谋生。 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 kchalla wrote:Generics are compile-time constants, so they can't be changed at run-time. Depending on the desired clock frequency, a PWM is probably the right solution. ----------------------------Yes, I do this for a living.View solution in original post |
|
|
|
|
|
kchalla写道：
嗨， 我想用用户可配置的占空比生成时钟。 这意味着用户将实时更改占空比。 即没有新的比特流文件。 所以我从寄存器定义开始，并配置微控制器。 我已经开始为Spartan-6使用PLL_BASE时钟管理组件。 我只使用了一个PLL_BASE组件。 我可以在通用映射中使用默认值生成具有占空比的时钟。 我的问题是如何使其可配置？ 并且值也是实数值，20％占空比应写为CLKOUT0_DUTY_CYCLE => 0.20 我需要以定点格式制作吗？ 如果是，那么决议是什么？ PLL_BASE_inst：PLL_BASE通用映射（......................................... - CLKOUT0_DUTY_CYCLE - CLKOUT5_DUTY_CYCLE：CLKOUT＃时钟输出的占空比（0.01-0.99）。 CLKOUT0_DUTY_CYCLE => 0.5，CLKOUT1_DUTY_CYCLE => 0.5，CLKOUT2_DUTY_CYCLE => 0.5，CLKOUT3_DUTY_CYCLE => 0.5，CLKOUT4_DUTY_CYCLE => 0.5，CLKOUT5_DUTY_CYCLE => 0.5， ........................................... ） 港口地图（ ........................................... ）; 提前致谢。 最好的祝福， 基兰 泛型是编译时常量，因此无法在运行时更改它们。 根据所需的时钟频率，PWM可能是正确的解决方案。 ----------------------------是的，我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 kchalla wrote:Generics are compile-time constants, so they can't be changed at run-time. Depending on the desired clock frequency, a PWM is probably the right solution. ----------------------------Yes, I do this for a living. |
|
|
|
|
|
你好巴斯曼59，
感谢您的回复。 正如你所说，PWM只是解决方案。 但对我来说，很高兴知道Generics在运行时无法更改。 最好的祝福， 基兰 以上来自于谷歌翻译 以下为原文 Hallo bassman59, thanks for your reply. As you said at the moment PWM is only the solution. But for me its good to know that Generics cannot be changed during runtime. Best Regards, Kiran |
|
|
|
|
|
kchalla写道：
但对我来说，很高兴知道Generics在运行时无法更改。 我建议你投资一个好的VHDL文本，因为这个事实非常基础。 ----------------------------是的，我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 kchalla wrote:I suggest that you invest in a good VHDL text, because that fact is pretty fundamental. ----------------------------Yes, I do this for a living. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2374 浏览 7 评论
2790 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2257 浏览 9 评论
3331 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2421 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
745浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
532浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
353浏览 1评论
749浏览 0评论
1950浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2237
评论
淘帖
894
