完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
大家好，我是斯巴达-3e的新手。
当我尝试在主串行模式下配置FPGA时，会出现此问题： 我的平台是ise10.1.03，使用平台线USB，xilinx平台闪存是xcf04s，模式选择引脚M [2：0]设置为000。 在对xcf04s进行编程之后，iMPACT说它已成功编程。 但是当我按下PROG按钮配置spartan-3e时，DONE指示灯不亮，平台闪存中的数据似乎没有加载到FPGA中。 这里有没有人有这个问题？ 你是怎么解决的？ 它现在困扰我几天了。 谢谢你的帮助！ 最好的Regard.Ninos K. 以上来自于谷歌翻译 以下为原文 Hi everyone, I'm a newer to spartan-3e. The problem occurs when I try to configure fpga in master serial mode: My platform is ise10.1.03, using platform cable USB, xilinx platform flash is xcf04s, the mode selection pin M[2:0] is set to be 000. After programming the xcf04s, iMPACT says it is programmed successfully. But when I press the PROG button to configure the spartan-3e, the DONE led is not lit and it seems the data in the platform flash is not loaded into FPGA. Did anyone here once have this problem ? And how did you solve it? It haunts me like a couple days now. Thanks for your help! Best Regard. Ninos K. 
0
|
|
相关推荐
3个回答
|
|
|
我现在遇到了同样的问题。
平台闪存无法启动3e500！ 我可以探测一下FPGA的DIN引脚上的数据，但是DONE引脚永远不会变高...... 有人有想法如何解决这种烦人的事情??? 以上来自于谷歌翻译 以下为原文 I got same problem now. the platform flash can not boot 3e500! I can probe to see the data present on DIN pin of FPGA but DONE pin never goes high.... Anybody has idea how to solve this kind of annoying thing??? |
|
|
|
|
|
我有SPARTAN-3E的确切问题，但我的平台是ISE 13.4。
我已经改变了一次电路板，它工作了好几天但我遇到了同样的问题！ 以上来自于谷歌翻译 以下为原文 I have the exact problem with SPARTAN-3E, but my platform is ISE 13.4. I've changed the board once, it worked fine for a few days but then I faced the same issue! |
|
|
|
|
|
YESSSSSSSS！
发现问题了！ 问题出在xc2c64a CPLD中。 xcf04平台闪存的CE（芯片使能）由xc2c64a CPLD控制，但CPLD不选择闪存。 我认为如果编程程序（在iMPACT中）失败，原始的CPLD设计将被删除。 所以我从这里下载了默认的Xilinx CPLD设计文件并将其编程到我的主板的CPLD中。幸运的是它没有错误，现在当我按下PROG按钮时我的PROM工作正常。 以上来自于谷歌翻译 以下为原文 YESSSSSSSS! Found the problem! The problem is in xc2c64a CPLD. CE (chip enable) of xcf04 platform flash is controlled by xc2c64a CPLD, but CPLD doesn't select the flash. I think if a programming procejure (in iMPACT) fails, the original CPLD design will be deleted. So I downloaded the Default Xilinx CPLD Design file from here and programmed it into my board's CPLD. Fortunately it worked without errors and now my PROM works fine when I press the PROG button. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1124浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1614
评论
淘帖
1992
