完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好,
我正在进行映射步骤,现在正试图设计P& R. 在这一步,错误来了,我不确定ISE设计中发生了什么。 错误消息如下: =============================================== ------------------ INTERNAL_ERROR:Pack:pk***atsdesign.c:1344:1.42 - 没有用于组TNM = Ref_In的Xdm对象,带引用:INTERNAL_ERROR:Pack:pk***atsdesign.c:1344 :1.42 - 没有用于组TNM = Data_Out_Grp的Xdm对象,带有引用:INTERNAL_ERROR:Pack:pk***atsdesign.c:1189:1.42 - 没有带有引用的CLKGRP = REF_CLKIN_P(ResSpec:NULL)的Xdm对象(或意外的解析说明符):INTERNAL_ERROR:Pack :pk***atsdesign.c:1189:1.42 - 没有带有引用的CLKGRP = REF_CLKIN_N(ResSpec:NULL)的Xdm对象(或意外的解析说明符):INTERNAL_ERROR:Pack:pk***atsdesign.c:1344:1.42 - 没有用于组TNM = Ref_In的Xdm对象 引用:INTERNAL_ERROR:Pack:pk***atsdesign.c:1344:1.42 - 没有用于组TNM的Xdm对象= Data_Out_Grp带引用:INTERNAL_ERROR:Pack:pk***atsdesign.c:1189:1.42 - 没有用于CLKGRP的Xdm对象(或意外的解析说明符)= 带引用的REF_CLKIN_P(ResSpec:NULL):INTERNAL_ERROR:Pack:pk***atsdesign.c:1189:1.42 - 没有Xdm对象(或意外的解析特定) 对于CLKGRP = REF_CLKIN_N(ResSpec:NULL)的参考: ================================================== ===================== 我创建了定时组来添加差分信号,现在它是组定时错误。 有没有地方设置组时序约束? 如果是这样,如何打开此设置的GUI? 非常感谢! 以上来自于谷歌翻译 以下为原文 Hi, All, I am coming to the mapping step and now trying to design the P&R. At this step the errors comes our and I am not sure what happened in the ISE design. The error message is as below: =============================================== ------------------ INTERNAL_ERROR:Pack:pk***atsdesign.c:1344:1.42 - No Xdm objects for group TNM=Ref_In with references: INTERNAL_ERROR:Pack:pk***atsdesign.c:1344:1.42 - No Xdm objects for group TNM=Data_Out_Grp with references: INTERNAL_ERROR:Pack:pk***atsdesign.c:1189:1.42 - No Xdm objects (or unexpected resolution specifiers) for CLKGRP=REF_CLKIN_P (ResSpec: NULL) with references: INTERNAL_ERROR:Pack:pk***atsdesign.c:1189:1.42 - No Xdm objects (or unexpected resolution specifiers) for CLKGRP=REF_CLKIN_N (ResSpec: NULL) with references: INTERNAL_ERROR:Pack:pk***atsdesign.c:1344:1.42 - No Xdm objects for group TNM=Ref_In with references: INTERNAL_ERROR:Pack:pk***atsdesign.c:1344:1.42 - No Xdm objects for group TNM=Data_Out_Grp with references: INTERNAL_ERROR:Pack:pk***atsdesign.c:1189:1.42 - No Xdm objects (or unexpected resolution specifiers) for CLKGRP=REF_CLKIN_P (ResSpec: NULL) with references: INTERNAL_ERROR:Pack:pk***atsdesign.c:1189:1.42 - No Xdm objects (or unexpected resolution specifiers) for CLKGRP=REF_CLKIN_N (ResSpec: NULL) with references: ======================================================================= I have created the timing group to add differential signals and now it is the group timing error. Is there any place to setup the group timing constraints? If so, how to open the GUI for this setup? Thanks a lot! |
|
相关推荐
3个回答
|
|
删除所有ucf文件并创建新的约束文件后,问题就解决了。
我想ISE已经在某处保留了一些旧文件,或者对某些网使用旧设置。 无论如何,当情况发生时,这种情况非常罕见,有时令人沮丧。 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 After removing all the ucf file and create a new constraint file, the problem is solved. I suppose the ISE has kept some old files somewhere or use old settings for some nets. Anyway, this is quite rare and sometimes frustrating when the situation happens. View solution in original post |
|
|
|
在映射错误之后我试图删除ucf文件中的相应约束定义,我发现设计项目文件夹中有4个ucf文件。
问题如下: 1.通过注释标记删除定义后,如下所示: ======================================= #Reference In Clock Signal#INST“REF_CLKIN_N”TNM =“Ref_In”; #INST“REF_CLKIN_P”TNM =“Ref_In”; #INST“TX_DATA_OUT_N”TNM =“Data_Out_Grp”; #INST“TX_DATA_OUT_P”TNM =“Data_Out_Grp”; ======================================= 几个组定义错误仍然存在,它们如下: INTERNAL_ERROR:Pack:pk***atsdesign.c:1189:1.42 - 没有用于CLKGRP = REF_CLKIN_P(ResSpec:NULL)的Xdm对象(或者意外分辨符说明符),带有参考:INTERNAL_ERROR:Pack:pk***atsdesign.c:1189:1.42 - 没有Xdm对象(或者意外分辨率说明符) )对于CLKGRP = REF_CLKIN_N(ResSpec:NULL)withreferences:INTERNAL_ERROR:Pack:pk***atsdesign.c:1189:1.42 - 没有带有引用的CLKGRP = REF_CLKIN_P(ResSpec:NULL)的Xdm对象(或意外的解析说明符):INTERNAL_ERROR:Pack:pk***atsdesign .c:1189:1.42 - 没有带有引用的CLKGRP = REF_CLKIN_N(ResSpec:NULL)的Xdm对象(或意外的解析说明符): 所以我的问题是; 是否还有其他约束文件(不可见的)在项目中仍然有效? 他们在哪里? 2.如果我试图定义组时序约束,我怎样才能在约束GUI中创建它? 我希望之前有一个人有相同的错误,我也发现在论坛之前没有那么多的XDM对象错误。 以上来自于谷歌翻译 以下为原文 After the mapping error I am trying to remove the corresponding constraint definition in the ucf file and I found there are 4 ucf files in the design project folder. The problem are follows: 1. After I remove the definition by comment marks as follows: ======================================= #Reference In Clock Signal #INST "REF_CLKIN_N" TNM = "Ref_In"; #INST "REF_CLKIN_P" TNM = "Ref_In"; #INST "TX_DATA_OUT_N" TNM = "Data_Out_Grp"; #INST "TX_DATA_OUT_P" TNM = "Data_Out_Grp"; ======================================= several group definition errors are still there and they are as follows: INTERNAL_ERROR:Pack:pk***atsdesign.c:1189:1.42 - No Xdm objects (or unexpected resolution specifiers) for CLKGRP=REF_CLKIN_P (ResSpec: NULL) with references: INTERNAL_ERROR:Pack:pk***atsdesign.c:1189:1.42 - No Xdm objects (or unexpected resolution specifiers) for CLKGRP=REF_CLKIN_N (ResSpec: NULL) with references: INTERNAL_ERROR:Pack:pk***atsdesign.c:1189:1.42 - No Xdm objects (or unexpected resolution specifiers) for CLKGRP=REF_CLKIN_P (ResSpec: NULL) with references: INTERNAL_ERROR:Pack:pk***atsdesign.c:1189:1.42 - No Xdm objects (or unexpected resolution specifiers) for CLKGRP=REF_CLKIN_N (ResSpec: NULL) with references: So MY Question is; Is there any other constraint file (invisible one) still effective in the project? And where are they? 2. And If I am trying to define group timing constraints, how could I make it in the constraints GUI? I hope some one has same errors before and I am also found there are not so many XDM objects error in the forum before. |
|
|
|
删除所有ucf文件并创建新的约束文件后,问题就解决了。
我想ISE已经在某处保留了一些旧文件,或者对某些网使用旧设置。 无论如何,当情况发生时,这种情况非常罕见,有时令人沮丧。 以上来自于谷歌翻译 以下为原文 After removing all the ucf file and create a new constraint file, the problem is solved. I suppose the ISE has kept some old files somewhere or use old settings for some nets. Anyway, this is quite rare and sometimes frustrating when the situation happens. |
|
|
|
只有小组成员才能发言,加入小组>>
2395 浏览 7 评论
2810 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2277 浏览 9 评论
3352 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2445 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
775浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
557浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
402浏览 1评论
1984浏览 0评论
701浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-2 20:14 , Processed in 1.307844 second(s), Total 53, Slave 46 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号