完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
我,这个领域的新手,有两个问题:
1.如何进行路径后模拟,在“实现”项目下实现项目后,在Source窗口中选择“路径后模拟”项,但我对模拟没有任何看法。 步骤和过程是什么? 如果有一些文档,那就更好了。 我刚刚完成了我的第一个VHDL项目。 我必须编写一个测试平台来做一些测试工作。 我以前写了一些testbench代码,但它们非常简单。 目前,我想编写一些高级测试平台来自动进行测试,而不是不时地观察波形。 你们有一些指导,参考编写测试平台,也欢迎好的例子。 非常感谢你 ;) 以上来自于谷歌翻译 以下为原文 I, a newbie in this field, have two questions: 1. How to do the post-route simulation, I select the "post-route simulation" item in Source window after implemented the project under "implementation" item, but I can see nothing about simulation. What is the step and process? If there is some documentation, that will be better. 2. I have just finished my first VHDL project. I must write a testbench to do some test work. I have wrote some testbench code before, but they were very simple. Currently, I want wrote some advanced testbench to do the test automatically , instead of observe the waveform form time to time. Do you guys have some guide, referrence to wrote testbench, good examples are also welcome. Thank you very much ;) |
|
相关推荐
1个回答
|
|
rohscomplaint写道:我,这个领域的新手,有两个问题:
我刚刚完成了我的第一个VHDL项目。 我必须编写一个测试平台来做一些测试工作。 我以前写了一些testbench代码,但它们非常简单。 目前,我想编写一些高级测试平台来自动进行测试,而不是不时地观察波形。 你们有一些指导,参考编写测试平台,也欢迎好的例子。 非常感谢你 ;) 最佳测试平台参考是Janick Bergeron的“编写测试平台”。 ----------------------------是的,我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 rohscomplaint wrote:Best test-bench reference is Janick Bergeron's "Writing Testbenches." ----------------------------Yes, I do this for a living. |
|
|
|
只有小组成员才能发言,加入小组>>
2238 浏览 7 评论
2652 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2142 浏览 9 评论
3209 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2276 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
514浏览 1评论
1595浏览 1评论
87浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2244浏览 0评论
562浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-7-25 07:37 , Processed in 1.158746 second(s), Total 79, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191