[问答]

请问如何定义VHDL设计的功能仿真？

1715

问答对人有帮助，内容完整，我也想知道答案 0 大家好，您如何定义VHDL设计的功能仿真？谢谢你的帮助！ 0
2020-4-23 10:06:36　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答举报王云玲相关推荐 • VHDL特点是什么？在EDA仿真中的应用是什么？ 1034 • 求一种VHDL密码控制系统的设计方案 1069 • vhdl顶层模块可以调用子模块内部定义的信号吗? 7140 • 用VHDL调用verilog时遇到一个神奇的问题 4096 • 基于VHDL语言含秒表数字钟仿真和引脚设置 3087 • 什么是Modelsim的功能仿真和时序仿真？ 4090 • 怎么实现PID控制器的VHDL-AMS行为级建模 1027 • 如何用VHDL语言设计的多功能可变模计数器？ 1165 • 怎样在Verilog写的testbench测试VHDL模块?? 7369 • 请问高手Verilog中引用VHDL原件? 1312 1个回答

答案对人有帮助，有参考价值 0 喜@ TOM-shardware，您必须编写测试平台并将其添加到模拟源。在测试平台中，您必须编写顶层模块信息并提供激励以验证具有该输入的设计行为。对于Vivado，请访问tutorials：http：//www.xilinx.com/support/documentation/sw_manuals/xilinx2016_1/ug937-vivado-design-suite-simulation-tutorial.pdf 对于ISE，请访问http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/ug682.pdf的第2章。谢谢，Arpan ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------

2020-4-23 10:16:51 评论举报吕钢格