完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
喜@ TOM-shardware,
您必须编写测试平台并将其添加到模拟源。 在测试平台中,您必须编写顶层模块信息并提供激励以验证具有该输入的设计行为。 对于Vivado,请访问tutorials:http://www.xilinx.com/support/documentation/sw_manuals/xilinx2016_1/ug937-vivado-design-suite-simulation-tutorial.pdf 对于ISE,请访问http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/ug682.pdf的第2章。 谢谢,Arpan ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
只有小组成员才能发言,加入小组>>
2238 浏览 7 评论
2652 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2142 浏览 9 评论
3209 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2276 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
514浏览 1评论
1596浏览 1评论
87浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2244浏览 0评论
562浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-7-25 09:35 , Processed in 1.113009 second(s), Total 49, Slave 41 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191