完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1552
|
你好！我是计算机科学专业的学生，我们的编程教授让我和我的朋友在VHDL上做了一个关于BIST的项目。
不幸的是，这是成功的，因为在那个课程中，我们学习用C编程，而不是VHDL编程。 无论如何，经过几个月的研究，我们没有设法取悦他，他告诉我们只是对故障覆盖做一些测试。 这是我们需要采用BIST设计并在VHDL（我们认为）中实现并测试它的文档。 这是文件。 欢迎任何想法或帮助/解决！ BIST.doc 1848 KB 
0
|
|
相关推荐
2个回答
|
|
|
究竟哪个部分有问题？
很难准确地说出赋值是什么，但是如果只是实现图5.7中的图表那么那应该是微不足道的 - 只要你知道一点VHDL。 如果您已经有几个月的项目，那么您已经有足够的时间来学习教科书并学习该项目所需的所有VHDL。 |
|
|
|
|
|
实现是我需要的。我们在python中创建了项目，因为教授没有给我们更多的信息。
在最后一个月，他只是在我们的邮件中删除了这些文档，他希望能够使这个工作起作用。 我们不知道VHDL，我正在开课，试图从我的考试中学习 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2378 浏览 7 评论
2793 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2260 浏览 9 评论
3334 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2426 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
753浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
540浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
363浏览 1评论
1957浏览 0评论
680浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
3035
