完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好
我在Xilinx Spartan3E启动板上为旧的基于Z80的计算机开始了我自己的项目。但我已经冻结了DDR内存控制器。 我可以使用任何DDR参考设计吗? 我需要8位数据路径, 就绪/忙碌信号表示DDR已为新命令做好准备, Ack信号表示已读取(写入)数据已准备好, 很快就能在Z80 @ 4MHz的存储周期中读取视频数据 愿有人帮帮我吗? 以上来自于谷歌翻译 以下为原文 Hi I started my own project for old Z80 based computers on Xilinx Spartan3E starter board. But I'm frozen on DDR memory controller. Is there any DDR reference design I may use for it? I need 8 bit data path, Ready/Busy signal saying the DDR is ready for the new command, Ack signal saying that read (written) data are ready, is fast enought to read the video data among the memory cycles of Z80 @ 4MHz May someone help me please? |
|
相关推荐
1个回答
|
|
tomas.f写道:嗨
我在Xilinx Spartan3E启动板上为旧的基于Z80的计算机开始了我自己的项目。但我已经冻结了DDR内存控制器。 我可以使用任何DDR参考设计吗? 我需要8位数据路径, 就绪/忙碌信号表示DDR已为新命令做好准备, Ack信号表示已读取(写入)数据已准备好, 很快就能在Z80 @ 4MHz的存储周期中读取视频数据 愿有人帮帮我吗? Z80和DDR控制器? 哇! ----------------------------是的,我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 tomas.f wrote:Z80 and a DDR controller? Wow! ----------------------------Yes, I do this for a living. |
|
|
|
只有小组成员才能发言,加入小组>>
2431 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2300 浏览 9 评论
3379 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2468 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1416浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
597浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
463浏览 1评论
2015浏览 0评论
739浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-30 15:25 , Processed in 1.752193 second(s), Total 79, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号