完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
您好xilinx,mig2.1只能为3400adsp入门套件生成ddr2控制器。是否有完全测试的设计适用于某处可用的1800adsp入门套件?xilinx在参考设计中仅提供了edk / mpmc控制器。谢谢,raph
以上来自于谷歌翻译 以下为原文 Hi xilinx, mig2.1 can generate a ddr2 controller only for 3400adsp starter kit. is there a fully tested design suitable for the 1800adsp starter kit available somewhere ? xilinx provides only an edk/mpmc controller in the references designs. thanks, raph |
|
相关推荐
1个回答
|
|
拉斐,
它基于MIG 2.0,仅在Verilog中,但在Avnet设计资源中心的这个已经过测试: S3A1800DSP DDR2 MIG简化Verilog用户逻辑 https://www.em.avnet.com/common/filetree/0,2740,RID%253D0%2526CID%253D42106%2526CCD%253DUSA%2526SID%253D32214%2526DID%253DDF2%2526LID%253D32232%2526PVW%253D%2526PNT% 253D%2526BID%253DDF2%2526CTP%253DSTA,00.html 布赖恩 以上来自于谷歌翻译 以下为原文 raph, It's based on MIG 2.0 and only in Verilog, but this one on the Avnet Design Resource Center has been tested: S3A1800DSP DDR2 MIG Simplified Verilog User Logic https://www.em.avnet.com/common/filetree/0,2740,RID%253D0%2526CID%253D42106%2526CCD%253DUSA%2526SID%253D32214%2526DID%253DDF2%2526LID%253D32232%2526PVW%253D%2526PNT%253D%2526BID%253DDF2%2526CTP%253DSTA,00.html Bryan |
|
|
|
只有小组成员才能发言,加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2431 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
757浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
547浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
369浏览 1评论
1965浏览 0评论
684浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-25 03:12 , Processed in 2.197301 second(s), Total 79, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号