完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好,
我希望你们中的任何一个人都必须在XAPP468中实现参考设计。 我对用户界面有疑问。 如果我们从比特流中给出命令(B),会发生什么。 FPGA怪胎 以上来自于谷歌翻译 以下为原文 Hi all, I Hope any one of you must have implemented the reference design in XAPP468. I have a doubt in the user interface given. What will happen if we give the command (B)oot from bitstream . FPGA freak |
|
相关推荐
3个回答
|
|
用户界面是一个tcl脚本,用于读取和写入PicoBlaze也可以看到的寄存器。
脚本中的(B)来自比特流的选项将向用户查询他们想要用于ICAP多重引导命令的SPI地址。 脚本收集地址后,地址将写入Spartan-3A(N)中的寄存器,然后最终寄存器写入触发ICAP事务,将多引导地址复制到配置逻辑中并发出reboot命令。 有关扩展Spartan-3A系列的ICAP事务和多引导寄存器的更多信息,请参阅“Spartan-3系列配置用户指南”(http://www.xilinx.com/support/documentation/user_guides/ug332.pdf)的第14章。 。 以上来自于谷歌翻译 以下为原文 The user interface is a tcl script that reads and writes registers that the PicoBlaze can also see. The (B)oot from bitstream option in the script will query the user for a SPI address that they would like to use for the ICAP multiboot command. Once the script collects the address, the address is written to registers in the Spartan-3A(N) and then a final register write triggers the ICAP transactions to copy the multiboot address into the configuration logic and issue a reboot command. For more information regarding the ICAP transactions and multiboot registers for the Extended Spartan-3A family consult Chapter 14 of the Spartan-3 Generation Configuration User Guide (http://www.xilinx.com/support/documentation/user_guides/ug332.pdf). |
|
|
|
很高兴你的回复。
在这种情况下,如果用户从比特流中选择引导选项,引导加载程序将选择要加载的最佳比特流,或者用户指定的应用程序将加载 FPGA怪胎 以上来自于谷歌翻译 以下为原文 Happy with your reply. In this case, if the user selects the option boot from bitstream, will bootstrap loader selects the optimal bitstream to load or the application specified by the user will load FPGA freak |
|
|
|
bootstap加载程序仅在启动时立即进行选择并重新启动。
从比特流引导选项作为应用程序强制重新启动到特定图像的附加手段,可能是因为计时(例如,新图像刚刚被编程并且现在需要)或者因为图像未被选中 通过引导程序。 以上来自于谷歌翻译 以下为原文 The bootstap loader only does its selection and reboot only immediately upon startup. The boot from bitstream option is provided as an additional means for an application to force a reboot to a specific image, either because of timing (for example, a new image was just programmed and it is needed now) or because the image was not selected by the bootstrap. |
|
|
|
只有小组成员才能发言,加入小组>>
2389 浏览 7 评论
2805 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2272 浏览 9 评论
3346 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2440 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
770浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
552浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
393浏览 1评论
1977浏览 0评论
694浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-1 18:11 , Processed in 1.198580 second(s), Total 82, Slave 65 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号