完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
3521
|
嗨，
我将xapp524的代码放入我的Vivado Artix项目中并发现以下内容： * 16位2线=>实现 * 16位1线=>实现 * 12位2线=>实现 *合成时出现12位1线=>错误 AdcFrame.vhd中发生错误。 当宽度= 12位时，IntFrmSrdsDatEvn信号被定义为slv（2 downto 0）信号。 当Gen_1_FrmBus中的wire = 1时，此信号被送到DoubleNibbleDetect，这是缺陷： DoubleNibbleDetect的固定输入和输出宽度为（3 downto 0），IntFrmSrdsDatEvn为（2 downto 0） 怎么修？ - Svenn 
0
|
|
相关推荐
4个回答
|
|
|
最后，我在FAEand Marc Defossez的帮助下解决了这个问题。
此zip包含12位4ch LVDS的设置。 我只使用了zip中包含的文件。 解压缩zip后，它将覆盖现有文件，因此请注意。 并且我们不保证生成的逻辑实际上有效，所以请不要因为要求修改任何东西而轰炸我，但如果您发现文件中的实际错误会阻止xapp524为其他用户的评估工作，请报告 回到* this *主题。 Svenn 在原帖中查看解决方案 xapp524_mods_12bit_4ch.zip 30 KB |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
最后，我在FAEand Marc Defossez的帮助下解决了这个问题。
此zip包含12位4ch LVDS的设置。 我只使用了zip中包含的文件。 解压缩zip后，它将覆盖现有文件，因此请注意。 并且我们不保证生成的逻辑实际上有效，所以请不要因为要求修改任何东西而轰炸我，但如果您发现文件中的实际错误会阻止xapp524为其他用户的评估工作，请报告 回到* this *主题。 Svenn xapp524_mods_12bit_4ch.zip 30 KB |
|
|
|
|
只有小组成员才能发言，加入小组>>
2370 浏览 7 评论
2786 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2255 浏览 9 评论
3330 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2420 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
743浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
531浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
345浏览 1评论
748浏览 0评论
1949浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
988
