完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
制作原型的原理图。
查看具有相同IC xc3s700A的示例设计,每个电源引脚有几个电容,从vcc到grnd。 选择这些电容值,数量和位置时是否遵循经验法则? 另外,系统时钟频率是否会以任何方式影响这些值? 提前致谢。 以上来自于谷歌翻译 以下为原文 Making a schematic for a prototype. Looking at an example design with same IC, xc3s700A, there are several capacitors, from vcc to grnd, for each power pin. Is there a rule of thumb to follow when choosing these capacitor values, number of and placement? Also, does the system clock frequency effect these value any way? Thanks in advance. |
|
相关推荐
1个回答
|
|
嗨,
PDS通常在每个电源的基础上每个VCC引脚具有大约一个电容器。 有关详细信息,请查看.. http://www.xilinx.com/support/documentation/application_notes/xapp623.pdf 以上来自于谷歌翻译 以下为原文 Hi, PDS generally has approximately one capacitor per VCC pin on a per-supply basis. For more details please have a look on.. http://www.xilinx.com/support/documentation/application_notes/xapp623.pdf |
|
|
|
只有小组成员才能发言,加入小组>>
2323 浏览 7 评论
2736 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2222 浏览 9 评论
3301 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2371 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
664浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
469浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
236浏览 1评论
675浏览 0评论
1870浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-10-6 00:09 , Processed in 1.195408 second(s), Total 75, Slave 59 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号