完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
在Vivado 2015.4和ISE 14.7中实现的相同设计之间的资源利用率是否会有任何差异？ 考虑到这样的事实，IP在Artix-7 FPGA中重新生成 FIFO（版本9.3到13.1） 时钟向导（版本3.6到5.2） 任何参考都会有所帮助 谢谢 AJ。 以上来自于谷歌翻译 以下为原文 Hi, Will there be any difference in resource utilization between the same design implemented in Vivado 2015.4 and ISE 14.7? Considering the fact that, IPs are regenerated as below in Artix-7 FPGA FIFO (version 9.3 to 13.1) Clock wizard (Version 3.6 to 5.2) Any reference would be helpful Thanks Aj. 
0
|
|
相关推荐
2个回答
|
|
|
没有与ISE 14.7 2015.4没有显着差异。
FIFO将使用相同数量的BRAM。 实际上，您可以在Vivado中获得更好的利用率。 对于clocck向导以及资源也一样。 最好检查核心产品指南并比较版本详细信息。 PG057 - FIFO Generator v13.1产品指南（ver13.1,4494KB）[PDF] IP性能和资源利用率数据 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 No there is no significant difference from ISE 14.7 2015.4. FIFO will use same number of BRAM . You may actually get better utilisation in Vivado . For clocck wizard as well resource will be same . The best to check core product guides and compare the version details . PG057 - FIFO Generator v13.1 Product Guide ( ver13.1, 4494 KB ) [PDF] IP Performance and Resource Utilization Data Thanks and Regards Balkrishan -------------------------------------------------------------------------------------------- Please mark the post as an answer "Accept as solution" in case it helped resolve your query. Give kudos in case a post in case it guided to the solution.View solution in original post |
|
|
|
|
|
没有与ISE 14.7 2015.4没有显着差异。
FIFO将使用相同数量的BRAM。 实际上，您可以在Vivado中获得更好的利用率。 对于clocck向导以及资源也一样。 最好检查核心产品指南并比较版本详细信息。 PG057 - FIFO Generator v13.1产品指南（ver13.1,4494KB）[PDF] IP性能和资源利用率数据 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 以上来自于谷歌翻译 以下为原文 No there is no significant difference from ISE 14.7 2015.4. FIFO will use same number of BRAM . You may actually get better utilisation in Vivado . For clocck wizard as well resource will be same . The best to check core product guides and compare the version details . PG057 - FIFO Generator v13.1 Product Guide ( ver13.1, 4494 KB ) [PDF] IP Performance and Resource Utilization Data Thanks and Regards Balkrishan -------------------------------------------------------------------------------------------- Please mark the post as an answer "Accept as solution" in case it helped resolve your query. Give kudos in case a post in case it guided to the solution. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2324 浏览 7 评论
2739 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2223 浏览 9 评论
3301 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2372 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
664浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
470浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
238浏览 1评论
676浏览 0评论
1870浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2073
评论
淘帖
3550
