完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好
我想制作一个具有中断信号的自定义IP。 我正在寻找这个中断信号的规格。 我在哪里可以找到这个规格? 例如水平或边缘检测器 如果它是水平检测器,它应该停留多长时间? 我正在使用ZYNQ ZC706板。 如果你只知道关键词,那也会很重要。 我感谢任何评论或帮助。 谢谢 谢谢 以上来自于谷歌翻译 以下为原文 Hi I want to make a custom IP which has interrupt signal. I am looking for the spec of this interrupt signal. Where can I find this spec? such as level or edge detecter if it is level detecter, how long should it stay ? I am using ZYNQ ZC706 board. If you know just key word, that would be greate too. I appreciate any comment or help. Thank you Thank you |
|
相关推荐
1个回答
|
|
这取决于您如何配置接收器端的中断。
如果使用Linux,则将边缘或级别信息传递给中断处理程序或设备树。 如果它是基于边缘的,则中断必须保持打开直到它被中断处理程序主动清除。 硬件不应在未经确认的情况下将其删除。 - 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 以上来自于谷歌翻译 以下为原文 This depends on how you configure the interrupt on the receiver side. You pass the edge or level information to your interrupt handler or within the device tree if you are using Linux. If it is edge based, the interrupt has to stay on till it is actively cleared by the interrupt handler. The hardware should not take it down without being acknowledged.- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. |
|
|
|
只有小组成员才能发言,加入小组>>
2424 浏览 7 评论
2825 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2465 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1213浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-25 02:29 , Processed in 1.222209 second(s), Total 76, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号