[问答]

Artix 7时钟同步怎么实现

1307 Artix-7

问答对人有帮助，内容完整，我也想知道答案 0 嗨，我正在使用Vivado 2014.4。我的设计有几个高速ADC。帧时钟以抖动或未对准的方式出现在FPGA中。我希望这些时钟尽可能同步。该怎么办？我应该使用PLL吗？谢谢。以上来自于谷歌翻译以下为原文 Hi, I am using Vivado 2014.4. I have a design which has several high speed ADCs. Frame clocks are coming out to the FPGA with jitter or misalignment. I want these clocks to be as synchronous as possible. What to do? Should I use PLL? Thanks. 0
2019-4-8 13:47:00　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答举报王茜相关推荐 • Artix-7和Kintex-7对时序收敛的影响？ 3643 • 如何减轻SEU对Artix-7 FPGA的影响 1956 • 请问如何在Artix-7 FPGA之间实现DDR差分信令？ 1180 • LVDS如何采用Artix-7进行采样？ 2231 • 请问如何在具有抖动的Artix-7 GTP数据流的情况下提高CDR性能？ 1531 • 7系列Artix200T没有复位的时钟分配？ 875 • 如何将Spartan 6迁移到Artix-7？ 3437 • Artix-7上有多少LVDS输入/输出？ 2270 • Virtex 6到Artix 7的迁移 1024 • 如何使用PTP实现时钟同步？ 524 1个回答

答案对人有帮助，有参考价值 0 检查以下应用说明是否有帮助 http://www.xilinx.com/support/documentation/application_notes/xapp524-serial-lvds-adc-interface.pdf --Krishna 以上来自于谷歌翻译以下为原文 check if the following application note helps http://www.xilinx.com/support/documentation/application_notes/xapp524-serial-lvds-adc-interface.pdf --Krishna

2019-4-8 14:00:39 评论举报刘丰标