完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
好。
谢谢。 在我的情况下，我不需要说LVDS数据标准，只需要用于特殊目的的差分信令（即无时钟）。 是否可以驱动100个差分输出并同时监控100个差分输入？ 例如：是否有足够的电力支持这个？ |
|
|
|
|
|
d，
请查看产品指南。 是的，如果你有100个以上的IO可用，并且能够方便地获得这些引脚，并且你可以用你想要的差分标准电压为这些组供电，100对和100对就好了。 LVDS每对约4mA，因此它们不会耗电。 但是，我认为Artix 7系列最高可达300 IO。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
|
|
|
|
|
|
对于FFG1156封装中的XC7A200T，Artix-7中的最大总IO引脚数为500。
请注意，正如Avrum所说，每个50行只能提供多达24个差分对以及两个仅限单端的引脚。 此外，您需要一些引脚进行配置。 因此，只有最大包装中最大的部分才能合理地完成您要做的事情。 如果您想节省一些资金，并且不需要将LVDS直接挂接到FPGA所暗示的速度，那么您可以使用更小的FPGA以及外部接收器和驱动器芯片来满足至少部分I / O要求 。 这可能会将所需的IOB计数减少到1/2，从而使您能够适应非常适度的部分。 - Gabor |
|
|
|
|
只有小组成员才能发言，加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2427 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2261
评论
淘帖
2223
