[问答]

用于AD7626的Virtex-6 lm605板的LVDS时钟不起作用

1888 AD7626

问答对人有帮助，内容完整，我也想知道答案 0 大家好我的名字是fang，我正在连接ADC板（AD7626）和ml605套件。 ADC具有16位LVDS，10Msps输出。我使用ml605 Gclk引脚向AD7626输出20M时钟，它工作，上升沿为16 ns，但当时钟变为80M时，它不起作用.ADC的时钟拓扑结构为： DCM + BUFG + ODDR + OBUFDS 80M波形如下所示，表明边缘太慢而无法产生这样的时钟？以上来自于谷歌翻译以下为原文 hello everbody My name is fang and I am interfacing a ADC board（AD7626） to ml605 kit. The ADC has a 16bit LVDS,10Msps output. I used ml605 Gclk pin to output 20M clock to AD7626,it works,the rising edge is 16 ns,but when the clock changed to 80M,it does not work.the clock topology for ADC is: DCM+BUFG+ODDR+OBUFDS 80M waveform show as follows,it shows that the edge is too slow and it can not generate such clock? 0
2019-4-3 16:26:07　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答举报余少虹相关推荐 • 请问AD7626 FPGA LVDS 电平标准如何选择？ 3649 • 请问AD7626 FPGA LVDS电平标准如何选择？ 396 • 如何使用ML605连接套件才能使其正常工作？ 1455 • Virtex-6有专用的clkout（PLL输出）引脚吗？ 1971 • 请问AD7626与FPGA如何对接？ 496 • virtex-6 FPGA中lvds接收器的输入电容能够测试我的发射器吗？ 1383 • 关于Virtex-6 FPGA时钟抖动的问题如何解决 1674 • 紧急求助 AD7626问题，想知道ad7626 cap1 这个管脚上的电压是多少，只能用10nf的电容么？ 1512 • 请问如何估算Virtex-6的实际功耗？ 1183 • Virtex-6 FPGA主要特性有哪些？ 1432 1个回答

答案对人有帮助，有参考价值 0 F，你使用什么IO标准？电缆有多长？什么是阻抗？发送端的信号是什么样的？电缆的损耗是多少？您是否进行了信号完整性分析？它是什么样子的？通常，与电缆的阻抗匹配输出导致最佳信号完整性。 LVCMOS 8 mA约为50欧姆，因此使用具有快速压摆率的标准应该可以轻松地在数米的50欧姆同轴电缆上提供80 MHz时钟。 Austin Lesea主要工程师Xilinx San Jose 以上来自于谷歌翻译以下为原文 f, What IO standard are you using? How long is the cable? What is the impedance? What does the signal look like at the transmit end? What is the loss of the cable? Have you performed a signal integrity analysis? What does it look like? In general, an impedance matched output to the cable results in the best signal integrity. LVCMOS 8 mA is approximately 50 ohms, so use of that standard, with fast slew rate should easily provide a 80 MHz clock over many meters of a good 50 ohm coaxial cable. Austin Lesea Principal Engineer Xilinx San Jose

2019-4-3 16:43:15 评论举报潘晶燕