完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
|
AD7626的数字接口分为自时钟模式和回波时钟模式。
但是作为FPGA只能提供一个连续的250M clk+/-,因此存在以下2个问题: 在回波时钟模式下,AD7626没有提供帧头,FPGA接收D+/-后如何进行字节对齐? 在自时候总模式下,AD7626要求接收端能够动态的选择采样时钟相位,这在FPGA也是无法做到的。 请问有没有比较好的通过FPGA与AD7626对接的方案? |
|
相关推荐
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
252 浏览 0 评论
5V供电情况下JFET前级放大电路怎么实现,JFET能不能先将信号放大到2-3mv,然后在用单运放进行1000倍左右放大?
2020 浏览 0 评论
1209 浏览 0 评论
USB Type-C的双角色端口(DRP)我这样设计可以吗?
752 浏览 0 评论
1911 浏览 0 评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-2 10:26 , Processed in 0.666363 second(s), Total 71, Slave 53 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
3935