完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我是FPGA编码的新手，我遇到了FMC问题的问题。 我正在一个需要生成32 MHz和64 MHz时钟的项目中工作。 之前我通过SMA连接器（J31和J32）路由这些时钟，我从中获得了一个完美的时钟。 但当我通过8端口SMA / 34对LVDS FMC模块路由相同的时钟信号时，时钟信号也开始漂移和抖动。 我想知道这种行为的原因是什么，以及是否有任何方法可以从FMC模块的34个LVDS对中取出接地引脚。 谢谢 以上来自于谷歌翻译 以下为原文 Hi, I am a newbie to FPGA coding and I am facing a problem with FMC conenctions. I am working in a project which requires generation 32 MHz and 64 MHz clocks. Earlier I routed these clocks through the SMA connectors (J31 and J32) and I was getting a perfect clock out of it. But when I routed the same clock signal through the 8-Port SMA /34 Pairs LVDS FMC Module the clock signals started to drift and jittery also. I would like to know what could be the reason for this behaviour and also if there is any way to take a ground pin out of the 34 LVDS pairs of the FMC module. Thanks 
0
|
|
相关推荐
2个回答
|
|
|
> 8端口SMA / 34对LVDS FMC模块
我不知道这是什么。 在讨论硬件时，请提供供应商和电路板名称。 >但当我发出相同的时钟信号时...时钟信号开始漂移和抖动 假设FMC模块只是路径中没有组件的直接连接，则没有理由改变结果。 您应该再看看您的设计和探针连接，以确定发生这种情况的原因。 作为完整性检查，您应该继续使用原始SMA上的输出时钟。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com 以上来自于谷歌翻译 以下为原文 > 8-Port SMA /34 Pairs LVDS FMC Module I have no idea what this is. When you are discussing hardware please provide the vendor and board name. > But when I routed the same clock signal ... the clock signals started to drift and jittery Assuming that the FMC module is simply a direct connection with no components in the path there is no reason for a change in the results. You should take another look at your design and probe connections to determine why this occured. As a sanity check you should continue to use the output clock on the original SMAs. ------Have you tried typing your question into Google? If not you should before posting. Too many results? Try adding site:www.xilinx.com |
|
|
|
|
|
你好
感谢您的回复。 我所说的FMC卡是（HTG-FMC-SMA-LVDS）。 详细信息可以在这里找到.http：//www.xilinx.com/products/boards-and-kits/1-3Y8UV1.htm 我会调查我的设计。 谢谢 以上来自于谷歌翻译 以下为原文 Hi Thanks for your reply. The FMC card which I was talking about is (HTG-FMC-SMA-LVDS) . The details of which can be found here. http://www.xilinx.com/products/boards-and-kits/1-3Y8UV1.htm I will look into my design. Thanks |
|
|
|
|
只有小组成员才能发言，加入小组>>
2415 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1099浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
579浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
441浏览 1评论
2000浏览 0评论
723浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2761
评论
淘帖
2217
