完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我按照给定的示例连接10千兆以太网MAC和10千兆以太网PCS / PMA，并使用光缆将其连接到10G网卡。
问题是MDC信号不存在，链接没有。我该怎么办？是否需要配置寄存器？ 以上来自于谷歌翻译 以下为原文 I connect the 10-Gigabit Ethernet MAC and 10-Gigabit Ethernet PCS/PMA followed given examples,and connect it to a 10G netcard with optical cable. The problem is MDC signal doesn't exist and the link doesn"t up.what can I do ?whether need to configure the register? 
0
|
|
相关推荐
2个回答
|
|
|
您好
该时钟源自s_axi_aclk信号，使用Clock Divide [5：0]配置寄存器中的值。您是否正确配置了该寄存器。 检查核心时钟和重置应用是否正确。 您还可以使用配置向量进行简单配置和测试，而不是使用MDIO。 检查PG072和PG068的调试部分，它们将为您提供进一步的帮助。 问候，萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- 以上来自于谷歌翻译 以下为原文 HI This clock is derived from the s_axi_aclk signal, using the value in the Clock Divide[5:0] configuration register.Are you configuring this register correctly. Check if the core clocks and reset's applied are correct. You can also use the configuration vector for simple configuration and testing instead of MDIO. Check the debugging sections of PG072 and PG068 which will help you further. Regards, Satish ---------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful. --------------------------------------------------------------------------------------------- |
|
|
|
|
|
谢谢！
我在Clock Divide [5：0]配置寄存器中设置了值，MDC正常。但它也有本地故障。 在下列情况下，10G网卡的LED亮：xgmii_rx_clk（），但在下列时不亮：xgmii_rx_clk（core_clk156_out）。 以上来自于谷歌翻译 以下为原文 Thank you! I have set the value in the Clock Divide[5:0] configuration register,the MDC is ok.but it also has local fault. the leds of 10G netcard are light when: xgmii_rx_clk( ),but not light when:xgmii_rx_clk( core_clk156_out ). |
|
|
|
|
只有小组成员才能发言，加入小组>>
3118 浏览 7 评论
3407 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2873 浏览 9 评论
3966 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
3057 浏览 15 评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
1325浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
1167浏览 1评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2801
评论
淘帖
3463
