完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我有一个非常不典型的问题。 我在VC709板上使用10G Base-R IP内核。 该核心适用于SFP +收发器。 我买了一块带有SMA连接器的子板,用于GTX收发器(http://www.hitechglobal.com/FMCModules/FMC_SMA_LVDS.htm)。 我不想尝试串行收发器的IP内核,因此我试图通过SMA电缆运行10G Base-R IP内核,但它不起作用。 核心在RXD总线上返回“FEFEFE..FE”,几秒钟后通信失败。 有什么可能以某种方式修复它吗? 是否有可能改变差分电压摆幅或其他一些参数以使其稳健? 硬件似乎没问题,使用IBERT IP我得到BER = 1e-13,电压摆幅为336mV。 |
|
相关推荐
1个回答
|
|
可能存在一些信号完整性(SI)问题。
您是否进行过SI仿真以及VC709 SMA连接器+ cales和daugher板连接器? 请参阅http://www.xilinx.com/support/documentation/boards_and_kits/vc709/2014_3/ug962-v7-vc709-xt-connectivity-trd-ug.pdf (请访问http://www.xilinx.com/products/boards-and-kits/dk-v7-vc709-g.html#documentation获取更多信息) TRD还包括10千兆以太网MAC和10G BASE-R PHY示例设计文件。 它们可能有助于交叉检查您的设计概念。 _______________________________________________如果有助于解决您的查询,请将此帖子标记为“接受为解决方案”。 因此,它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复,请给予此帖子称赞。 |
|
|
|
只有小组成员才能发言,加入小组>>
2413 浏览 7 评论
2820 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3371 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2456 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1032浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
576浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
434浏览 1评论
1998浏览 0评论
721浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-18 17:32 , Processed in 1.200136 second(s), Total 77, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号