[问答]

近端PCS失败，而近端PMA很好

问答对人有帮助，内容完整，我也想知道答案 0 我目前正在使用IBERT 7系列GTP v3.0 r15测试Artix 7 FPGA（xc7a50tcsg325-2）的GTP收发器，我对结果感到非常困惑。在此特定测试中，收发器未连接（打开）并配置为6.25Gbps，MGTREFCLK1上的125MHz时钟，我正在查看近端环回结果：请注意，在这两个测试之间唯一的选项是环回模式，我在两种情况下都重置了发送器和接收器。从UG482第2章环回部分（特别是图2-22环回测试概述）我得出结论，当近端PMA没有显示错误时，近端PCS环回应该没问题，如果近端PMA失败则近端PMA应该失败近端PCS有错误，但显然结论是错误的...... 我在这里想念的是什么？问题是什么？提前致谢，赫伯特 --------------是的，我这样做是为了好玩！以上来自于谷歌翻译以下为原文 I'm currently testing the GTP tranceivers of an Artix 7 FPGA (xc7a50tcsg325-2) with IBERT 7 Series GTP v3.0 r15 and I'm very confused by the results. In this specific test, the tranceivers are not connected (open) and configured to 6.25Gbps with a 125MHz clock on MGTREFCLK1 and I'm looking at the Near-End Loopback results: Note that the only option changed between those two tests is the loopback mode and that I did reset the transmitter and receiver in both cases. From UG482, chapter 2, section Loopback (specifically Figure 2-22 Loopback Testing Overview) I would conclude that the Near-End PCS loopback should be fine when the Near-End PMA shows no errors and the Near-End PMA should fail if the Near-End PCS has errors, but obviously that conclusion is wrong ... What am I missing here? What is the problem? Thanks in advance, Herbert -------------- Yes, I do this for fun! 0
2019-5-5 14:30:48　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答举报杨涛相关推荐 • 带LPM和近端PMA环回的KC705 GTX出现问题的解决办法？ 1444 • 是否已知IBERT在VC709上以“开箱即用”的默认设置运行 2034 • 超远程40G以太网子系统的远端回路问题如何解决 1060 • ten_gig_eth_pcs_pma没有许可证，IP合成失败 5536 • 为什么工具在没有IBERT环回模式的情况下显示NO LINK 7267 • 以太网100Base-X PCS/PMA如何实现 3258 • 为什么为近眼显示器选择DLP技术？ 2010 • 请问近端相噪抖动很厉害（此时已锁定，环路带宽50K）是为什么？ 3094 • Matlab模拟回音消除遇到问题 2815 • ADF4355近端杂散 2217 4个回答

答案对人有帮助，有参考价值 0 提示: 作者被禁止或删除内容自动屏蔽

2019-5-5 14:44:22 评论举报头像被屏蔽

答案对人有帮助，有参考价值 0 H，线路（模拟侧）环回很难做到，并保持信号完整性。因此，近端环回通常需要删除连接到传输的任何内容，因为这可能会导致问题。这就是为什么逻辑环回通常用于验证GT的逻辑是否正常，然后在线路上使用环回插头来验证物理模拟线路层。可能还有其他打嗝： https://www.xilinx.com/support/answers/53107.html Austin Lesea主要工程师Xilinx San Jose 以上来自于谷歌翻译以下为原文 h, Line (analog side) loopbacks are tough to do and keep the signal integrity perfect. So, a near end loopback often requires you remove anything attached to the transmit as that can cause problems. That is why the logic loopback is often used to verify the logic to/from the GT is OK, followed by using a loopback plug on the line to verify the physical analog line layer. There may be other hiccups as well: https://www.xilinx.com/support/answers/53107.html Austin Lesea Principal Engineer Xilinx San Jose

2019-5-5 14:51:46 评论举报潘晶燕