完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好，
如何使用Xilinx加密我的verilog文件？ 我知道它可以在midelsim中完成，并且使用altera的加密工具，是否有适合Xilinx的工具？ 未来， 鲍里斯·戈伊奇曼 以上来自于谷歌翻译 以下为原文 Hello, how can I encrypt my verilog files using Xilinx? I know that it can be done in midelsim and with an encryption tool from altera, is there some-kind of a tool for Xilinx? thanx ahead, Boris Goychman. 
0
|
|
相关推荐
2个回答
|
|
|
在altera中，这个工具被称为“ampcrypt”，我正在为Xilinx寻找类似的工具。
以上来自于谷歌翻译 以下为原文 In altera, this tool is called "ampcrypt", and I'm looking for a similar tool for Xilinx. |
|
|
|
|
|
你好
目前我们不支持此功能，但有一个路线图。 看看下面的论坛帖子。 http://forums.xilinx.com/t5/Design-Entry/How-can-I-encrypt-RTL-source-file/m-p/318337 问候，萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- 以上来自于谷歌翻译 以下为原文 Hi Currently we don't support this feature but there is a Road map for this. Have a look at the below forum post. http://forums.xilinx.com/t5/Design-Entry/How-can-I-encrypt-RTL-source-file/m-p/318337 Regards, Satish ---------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful. --------------------------------------------------------------------------------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
3115 浏览 7 评论
3405 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2870 浏览 9 评论
3961 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
3055 浏览 15 评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
1324浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
1166浏览 1评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
4179
评论
淘帖
12066
