完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
您好我有加密算法的verilog代码,我想在zc702评估板上实现。
我想知道如何为该verilog代码编写约束文件。 而且我有kintex板的verilog代码我想知道我如何使用该文件zynq或我需要转换它? 请知道它对我的项目有用。 提前致谢。 |
|
相关推荐
2个回答
|
|
嗨,
为ZC702编写约束文件与任何其他电路板相同,期望您必须将ZC702电路板文件引用到引脚位置。 https://www.xilinx.com/support/documentation/sw_manuals/xilinx2016_1/ug903-vivado-using-constraints.pdf 您不能在zc702中使用相同的约束forkintex board。 https://www.xilinx.com/support/documentation/boards_and_kits/zc702_zvik/ug850-zc702-eval-bd.pdf 问候 普利文 -------------------------------------------------- -----------------------不要忘记回答,kudo,并接受为解决方案.------------- -------------------------------------------------- ---------- |
|
|
|
您对Kintex的verilog代码可用于Zynq PL。
但是,Zynq也有PS(处理器),所以如果你需要启用或使用PS的任何功能,你需要在Vivado中进行相应的设置。 -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问,但快速搜索,以确保它还没有得到解答。 保持对话,获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2222 浏览 7 评论
2645 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2127 浏览 9 评论
3197 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2254 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
497浏览 1评论
1580浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2221浏览 0评论
547浏览 0评论
1716浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-7-6 01:55 , Processed in 1.205538 second(s), Total 77, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191