完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
|
|
|
|
|
|
3.Matlab仿真
针对式(1)所描述的系统模型，利用Matlab软件工具箱函数freqz(b,a,N,Fs)绘制出其幅频特性和相频特性，以检验参数的正确性。该滤波器的幅相频率特性如图1所示。 由图1可见，系统的上、下边带分别为150Hz和30Hz,满足系统设计要求。 4.FPGA设计 4.1 滤波器的结构 同一系统函数的IIR滤波器可以用不同的结构来实现，如直接I型、直接II型(典范型)、级联型和并联型。不同的结构有不同的特点，为便于硬件实现及容易确定数据位数，本文选用直接I型这一结构形式。 系统的直接I型结构如图2所示。 4.2 FPGA主要模块 (1)D触发器模块 使用D触发器来实现图2中所需的延时功能。每当时钟上升沿到来时，便对输入的数据进行锁存。D触发器可以利用Quartus II软件中LPM宏模块定制实现。 (2)乘累加模块 由式(1)所描述的滤波器的系统模型，可得所对应的差分方程如下： |
|
|
|
|
|
5.系统框图及实验波形图
利用数字滤波器实现模拟信号滤波的系统结构框图如图3所示。 模拟输入信号经A/D转换器转换为数字信号，用FPGA数字滤波器进行滤波处理，再经D/A转换器转换为模拟输出信号，完成模拟信号的滤波处理。FPGA芯片采用的是Cyclone II系列EP2C5T144C8型FPGA.A/D和D/A转换器采用的康芯高速ADC/DAC模块。 输入峰峰值为5V的正弦信号，周期分别为10Hz、100Hz和200Hz,经滤波系统处理后所得输出信号波形分别如图4、5、6所示，输出信号幅度分别为400mV、2.32V、1.2V. |
|
|
|
|
|
6.结语
本方案利用FPGA实现了巴特沃兹IIR数字带通滤波器，并给出较为详细的方案设计过程。实验结果证明了所设计的滤波器完全满足预定设计要求，从而也证实了本方案的有效性、可行性。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
4574个成员聚集在这个小组
加入小组17626.6标准中关于CDN的疑问？以及实际钳注入测试中是否需要对AE和EUT同时接CDN？
6861 浏览 1 评论
3558 浏览 2 评论
10326 浏览 1 评论
3848 浏览 4 评论
3563 浏览 0 评论
756浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1995
评论
淘帖
1461
