完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好,我在使用Divisor IP(axi4-stream版本)内核进行正确模拟方面遇到了一些麻烦。
当我合成时,我得到“仍然是一个黑盒子,因为它没有绑定实体。” 警告某些基于NGC的IP核获得。 我不认为这是一个问题。 通常在实施阶段找到NGC文件 但是,当我模拟时,核心似乎无法正常工作。 输出Tvalid信号以正确的周期数(在我的情况下为20)上升。 但是,输出tdata值始终为零。 我不太确定如何解决这个错误。 是模拟器模拟黑色机器人而不使用NGC文件,或者我使用核心错误。 我检查了instanciation和组件声明,这些值是正确的。 任何提示都会有所帮助。 谢谢, -J 以上来自于谷歌翻译 以下为原文 Hi all, I am having a bit of trouble getting the Divisor IP (axi4-stream version) core to simulate properly. When I synthesize, I get the "remains a black-box since it has no binding entity." warning that certain NGC based IP cores get. I didn't think this was a problem. Usually the NGC file is found during the implementation stage However, when I simulate, the core does not seem to work correctly. The output Tvalid signal go up in the correct number of cycles (in my case 20). However, the output tdata value is always zero. I'm not too sure how to go about this error. Is the simulator simulating a black bot and not using the NGC file, or am I using the core wrong. I have check the instanciation and the component declaration and those values are correct. Any hints would be helpful. Thanks, -J |
|
相关推荐
3个回答
|
|
不,这听起来好像有效。
如果它没有找到仿真模型,它可能在模拟中有很多红色x而不是实际的tvalid活动。你能发布一个sim的截图吗? www.xilinx.com 以上来自于谷歌翻译 以下为原文 No, it sounds like it is working. If it didn't find a simulation model, it would probably have a lot of red x's in simulation instead of actual tvalid activity. Can you post a screenshot of the sim? www.xilinx.com |
|
|
|
嗨再次bwiec!
我们必须是论坛上唯一的...... 我会在星期一发送截图。 谢谢, -J 以上来自于谷歌翻译 以下为原文 Hi again bwiec! We must be the only ones on the forum... I'll send a screenshot first thing Monday. Thanks, -J |
|
|
|
嗨,我发现了错误。
我需要更多的分数宽度才能看到结果。 对我的定点表示的错误估计。 谢谢, -J 以上来自于谷歌翻译 以下为原文 Hi, I have found the error. I needed more fractional width to see the results. A miscalculation of fixed-point representation on my part. Thank you, -J |
|
|
|
只有小组成员才能发言,加入小组>>
2429 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2468 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1371浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
596浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
460浏览 1评论
2013浏览 0评论
738浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-29 09:32 , Processed in 1.375604 second(s), Total 80, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号