完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我正在尝试将Xilinx MIG IP Core从1.7版升级到1.9版。
Coregen UI左侧有一个方便的“升级IP核”按钮，但它显示为灰色。 我需要做什么才能进行IP核升级？ 我在Kintex 7上使用Xilinx工具14.5。我可能会重新创建项目，但它是由其他人创建的，我担心我会犯错误或错过重新创建它的东西。 我也尝试选择版本1.8，看看我是否必须进行中间升级，但这也不起作用。 选择下面的项目IP实例之一也不会点亮按钮。 也许我需要以某种方式同时选择两者？ 我浏览了用户指南，找不到任何有关如何更新内核的信息。 我确实看到了一些通过Vivado / tcl进行升级的替代方案作为一种解决方法，如果Coregen无法解决这个问题，我可以进行探索。 我也尝试过使用一些再生选项，但没有一个升级IP核本身。 除了IP核心版本和我的工具（见http://www.xilinx.com/support/answers/52124.html）之外似乎存在一些不兼容之外，IP核心已经老了也不会让我感到烦恼。 因此，另一个选择是安装旧版本的ISE或手动编辑文件以修复错误。 但我真的很想升级IP核，如果可能的话。 
0
|
|
相关推荐
4个回答
|
|
|
我认为这个线程（间接）有我的答案：
http://forums.xilinx.com/t5/MIG-Memory-Interface-Generator/MIG-instantiation-templates-and-other-bugs/td-p/275622 看起来MIG不是真正的IP核，因此我猜它无法升级。 因此，我通过启动1.7项目并创建一个新的1.9项目来重新创建，仔细确保对话框在每一步都匹配。 不是一个理想的解决方案，但我比较了针脚位置.csvs，似乎与其中一个项目相匹配。 Re：许可，我有完整的ISE，我相信即使在WebPack中MIG也是免费的。 在原帖中查看解决方案 |
|
|
|
|
|
|
|
|
|
|
|
我认为这个线程（间接）有我的答案：
http://forums.xilinx.com/t5/MIG-Memory-Interface-Generator/MIG-instantiation-templates-and-other-bugs/td-p/275622 看起来MIG不是真正的IP核，因此我猜它无法升级。 因此，我通过启动1.7项目并创建一个新的1.9项目来重新创建，仔细确保对话框在每一步都匹配。 不是一个理想的解决方案，但我比较了针脚位置.csvs，似乎与其中一个项目相匹配。 Re：许可，我有完整的ISE，我相信即使在WebPack中MIG也是免费的。 |
|
|
|
|
|
Ĵ，
是的，MIG是'内存接口生成器'，因此MIG的版本会根据您的选择创建您的内核。 有点令人困惑，因为它不像没有选项的IP块。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1143浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
726浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1457
评论
淘帖
1002
