完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
512
|
我是学习如何使用Xilinx Vivado和SDK工具的“新手”。
我正在使用Diglent Arty板并使用MicroBlaze创建了一个设计并添加了Integer Divide IP。 设计的前几个版本工作正常，C程序计算出正确的值：quotient =（x 
0
|
|
相关推荐
6个回答
|
|
|
@pmsmit，
您使用的x和y的值是多少？ x和y的数据类型是什么？ 它是浮点数还是整数？ 你能指定它们浮动并试试吗？ 谢谢，Nupur ----------------------------------------------- --------------------------------------------- Google在发布之前提问 。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（点击星标）。 |
|
|
|
|
|
嗨@ pmsmit，
这两种情况的x和y值是否相同？ 分母是否大于分子？ 你能尝试在Vivado模拟，看看你是否得到了理想的输出？ 谢谢，Arpan ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
检查延迟。
您可能无法模拟核心足够的时钟周期。 你可以完全精确地尝试。 你可以做一些愚蠢的测试，比如一个一个。 在独立的vivado项目中模拟核心 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
整数x = 512，y = 28160，quotientquotient =（x
|
|
|
|
|
|
嗨@ pmsmit，
你可以试试withx吗？ 谢谢，Arpan ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
商=（x
商=（x 商总是为零，我检查了x和y的多个不同值 反汇编代码如下所示，正确的值存储在除法指令前的r3和r4中，但r3在除法指令后总是为零。 0000040c：bslli r4，r3,16 00000410：lwi r3，r19,40 00000414：idiv r3，r3，r4 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2431 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2300 浏览 9 评论
3379 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2468 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1397浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
597浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
462浏览 1评论
2015浏览 0评论
739浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
12512
