完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
大家好,
IM在Vivado 2014.1中使用LogiCORE IP浮点运算符v7.0进行固定到浮动转换,我有一个12位的固定输入,但我无法将核心输入宽度转换为12位,我也注意到核心正在采用标准 输入大小为16bit,我怎么过来这个问题? @@@汇合[输入(15 downto 0) |
|
相关推荐
3个回答
|
|
你好
由于核心具有axi接口,因此输入将通过字节边界。 是的,您需要用零填充MSB位。 问候,萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- 在原帖中查看解决方案 |
|
|
|
你好
由于核心具有axi接口,因此输入将通过字节边界。 是的,您需要用零填充MSB位。 问候,萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- |
|
|
|
HI @ naveenshankar
我正在尝试使用浮点IP在Zedboard上生成一个系统(SoC)。 由于这个IP具有分层接口,我使用AXI DMA将此ip添加到AXI系统总线。 但现在我的问题是如何使用Xilinx SDK检查此IP? (表示如何向IP发送输入以及如何检查输出)。 谢谢 |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2459 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1140浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
447浏览 1评论
2002浏览 0评论
726浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 12:17 , Processed in 1.733926 second(s), Total 81, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号