完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
使用NI的 FPGA，开辟了一个1294*1040大小的DRAM，在60HZ帧频下按地址一个MCK一个地址的刷新DRAM中的数据，也就是每个地址刷新时间不到17微秒，一开始出现一个数据都写不进去，我通过实验发现DRAM刷新数据有延迟，这个是任何资料都没有写到的，我通过奇偶间隔刷新方式解决了，但连续刷新数据超过54个时钟整个DRAM就会出现整体错位情况，请问DRAM还有什么特性我不知道会导致此现象？
0
已退回40积分
|
|
相关推荐
3个回答
|
|
|
是不是 线连错了！！！！！！！！！！！
|
|
|
|
|
|
已经解决了，知道原因了，已经解决了，知道原因了，
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1333 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1041 浏览 0 评论
2408 浏览 1 评论
2113 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2376 浏览 0 评论
1873 浏览 49 评论
6009 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3508
评论
淘帖
3224
赞
