[问答]

为什么v6 FPGA不能通过DDR-800 DRAM进行信号完整性仿真？

问答对人有帮助，内容完整，我也想知道答案 0 我使用Hyperlynx 8.0进行了模拟，如下所示：将FPGA和DRAM芯片的DQ连接到54.5欧姆传输线，IBIS模型从Xilinx和Micron网站下载。 DRAM芯片可支持DDR-1066的最高速度，其中DQ的实际频率为533MHz，而我只将频率设置为400MHz。我试过的终止方案：在DRAM侧：20欧姆，40欧姆，60欧姆和120欧姆片上终端在FPGA侧：SSTL15_DCI_I，SSTL_TDCI_I没有其他终端，SSTL15具有60欧姆，120欧姆终端。但是，当我运行模拟时，波形总是这样， / ^^^^^^^^ / / / / / / / ....... / / / .............. / / ^^^^^ / ^ ^^^^^^^ / 总有两个大的拍摄，这极大地影响了信号的完整性。但是像ML605这样的Xilinx电路板如何工作，它将FPGA与DRAM模块直接连接而FPGA端没有端接？ 0
2020-6-8 07:42:56　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答举报江孟琢相关推荐 • 怎么进行兼顾电源影响的DDR4信号完整性仿真 1151 • 信号完整性与电源完整性的仿真分析与设计，不看肯定后悔 2064 • 什么时候需要进行信号完整性分析 4280 • 信号完整性与电源完整性哪个更重要？ 1771 • 信号完整性到底要怎么“完整”？ 1705 • 信号完整性 2806 • 如何缓解GDDR6 DRAM实施所带来的挑战 1782 • 干扰信号完整性的因素有哪些？如何去解决？ 1308 • DM365板子，信号完整性的问题 1222 • 6678 SRIO链路信号完整性测试方法 4039 2个回答

答案对人有帮助，有参考价值 0 在hyperlinx中，您是否确保模拟和查看模具的接收端而不是销钉。在Hyperlinx中，有一个下拉列表，您可以选择在引脚或骰子处进行模拟。如果您在引脚处进行模拟，您将在rx端看到反射，这可以解释为什么您会看到上升/下降沿上的小亮点。你应该模拟死亡。在原帖中查看解决方案

2020-6-8 07:57:44 评论举报刘嵩

答案对人有帮助，有参考价值 0 在hyperlinx中，您是否确保模拟和查看模具的接收端而不是销钉。在Hyperlinx中，有一个下拉列表，您可以选择在引脚或骰子处进行模拟。如果您在引脚处进行模拟，您将在rx端看到反射，这可以解释为什么您会看到上升/下降沿上的小亮点。你应该模拟死亡。

2020-6-8 08:02:59 评论举报刘嵩