完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
|
|
|
|
|
|
@maheshkumar0459ddr通常设置事务的延迟很大但是（地址，ras，cas等）但是一旦设置了事务并且银行开放读取和写入每个周期就会发生一个字（直到你必须打开另一个银行等）
）。 因此顺序访问非常快，但随机访问需要更多时间。 正如另一张海报所说，ddr是单端口，所以你一次只能读或写。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
|
感谢您的快速答复。
我不明白“因此顺序访问非常快，但随机访问需要更多时间。” 这是什么意思？？ 我想在一个循环中编写一个元素并在下一个循环中读取它。 这可能吗？？？ 有人说写大块数据并读取相同的内容，是否需要写入更多数据并读取？ 我的DDR3时钟频率是167 MHz，但我运行的是40 MHz和125 MHz等......是否需要以167 MHz运行？ 这是强制性的标准吗？ |
|
|
|
|
只有小组成员才能发言，加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2427 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2824
评论
淘帖
6262
