完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
使用NI的 FPGA,开辟了一个1294*1040大小的DRAM,在60HZ帧频下按地址一个MCK一个地址的刷新DRAM中的数据,也就是每个地址刷新时间不到17微秒,一开始出现一个数据都写不进去,我通过实验发现DRAM刷新数据有延迟,这个是任何资料都没有写到的,我通过奇偶间隔刷新方式解决了,但连续刷新数据超过54个时钟整个DRAM就会出现整体错位情况,请问DRAM还有什么特性我不知道会导致此现象?
|
|
相关推荐
1个回答
|
|
已经解决了,知道原因了,已经解决了,知道原因了,
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
用udl里的字符串信息在局域网内其他电脑连接sql数据库为什么为出现连接失败拒绝访问?
1675 浏览 2 评论
为什么同一个队列引用的全局变量,运行在两个子vi中发现队列数据丢失了
1274 浏览 0 评论
1486 浏览 0 评论
关于labview2024版本的lvanlys.dll出错的问题
2825 浏览 2 评论
1420 浏览 2 评论
浏览过的版块 |
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 00:50 , Processed in 0.514981 second(s), Total 79, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号