完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我在使用BRAM时出现溢出问题(110%) 有没有办法使用tcl命令,我说某些单元格,实现它们作为分布式RAM而不是BRAM? 修改一些属性或什么? 谢谢, 以上来自于谷歌翻译 以下为原文 Hi, I'm having a problem with overflow in the use of BRAM (110%) Is there is a way using tcl commands , where I say for certain cells, implement them as distributed RAM istead of BRAM ? Modifying some property or something? Thanks, |
|
相关推荐
4个回答
|
|
你好@ pumaju1808
打开详细设计并选择所需的RAM实例并使用以下tcl命令: set_property RAM_STYLE已分发[get_cells] 要么 在详细设计中选择RAM实例后,您可以将RAM_STYLE属性更改为分布式。 谢谢, 维奈 -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题? ? 如果没有,你应该在发布之前。 此外,MARK这是一个答案,以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Hi @pumaju1808 Open elaborated design and select the required RAM instances and use the following tcl command: set_property RAM_STYLE distributed [get_cells Or After selecting the RAM instances in elaborated design, you can change the RAM_STYLE property to distributed. Thanks, Vinay -------------------------------------------------------------------------------------------- Have you tried typing your question in Google? If not you should before posting. Also, MARK this is as an answer in case it helped resolve your query/issue.Give kudos to the post that helped you to find the solution.View solution in original post |
|
|
|
你好@ pumaju1808
打开详细设计并选择所需的RAM实例并使用以下tcl命令: set_property RAM_STYLE已分发[get_cells] 要么 在详细设计中选择RAM实例后,您可以将RAM_STYLE属性更改为分布式。 谢谢, 维奈 -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题? ? 如果没有,你应该在发布之前。 此外,MARK这是一个答案,以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 以上来自于谷歌翻译 以下为原文 Hi @pumaju1808 Open elaborated design and select the required RAM instances and use the following tcl command: set_property RAM_STYLE distributed [get_cells Or After selecting the RAM instances in elaborated design, you can change the RAM_STYLE property to distributed. Thanks, Vinay -------------------------------------------------------------------------------------------- Have you tried typing your question in Google? If not you should before posting. Also, MARK this is as an answer in case it helped resolve your query/issue.Give kudos to the post that helped you to find the solution. |
|
|
|
我在哪里可以获得xilinx文档中的所有这些属性和对象类型?
谢谢, 以上来自于谷歌翻译 以下为原文 Where can I get all these properties and type of objects in xilinx documentation? Thanks, |
|
|
|
pumaju1808写道:
我在哪里可以获得xilinx文档中的所有这些属性和对象类型? 谢谢, UG912 UG901 使用DocNav或谷歌查找。 ***我们中的许多人都是FPGA爱好者,而不是Xilinx员工。 如果您获得帮助并给予荣誉(明星),您将来可能会继续获得帮助。 如果您有解决方案,请将其标记为解决方案。*** 以上来自于谷歌翻译 以下为原文 pumaju1808 wrote:UG912 UG901 Use DocNav or google to find. ***Many of us who help you are just FPGA enthusiasts, and not Xilinx employees. If you receive help, and give kudos (star), you're likely to continue receiving help in the future. If you get a solution, please mark it as a solution.*** |
|
|
|
只有小组成员才能发言,加入小组>>
2383 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2263 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2430 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
756浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
545浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
366浏览 1评论
1964浏览 0评论
683浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-23 13:37 , Processed in 1.507566 second(s), Total 55, Slave 48 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号