完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我需要在我的设计中使用两个BRAM来实现两个FIFO。 我知道在spartan6上最大BRAM内存可以是9或18 K，所以我使用64x32bit和512x8bit BRAM，它们一起小于9k。 但是以下警告出现： 警告：PhysDesignRules：2410 - 此设计使用一个或多个9K Block RAM（RAMB8BWER）。 用户定义和默认的9K Block RAM初始化数据可能不正确，不应使用。 有关更多信息，请参阅Xilinx答复记录39999。 我能做什么？ 
0
|
|
相关推荐
9个回答
|
|
|
Hi@mario.cofano，
请去throgh综合报告。 附上快照。 谢谢，Arpan -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用，请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- --------------------- 谢谢，Arpan ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ 在原帖中查看解决方案 |
|
|
|
|
|
@ mario.cofano这是预料之中的。
您可以放心地忽略此警告，请参阅AR＃3999以获取更多详细信息 http://www.xilinx.com/support/answers/39999.html -Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- |
|
|
|
|
|
Hi@mario.cofano，
您使用的是哪个版本的Xilinx ISE？ 如果利用率报告显示预期没有，你能否请进行验证。 资源。 谢谢，Arpan 谢谢，Arpan ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
|
|
|
|
|
|
@ mario.cofano我的意思是不要担心警告。
关注AR -Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- |
|
|
|
|
|
Hi@mario.cofano，
我的意思是请检查利用率报告以验证BRAM的资源使用情况。 是否忽略警告消息取决于您正在使用的Xilinx ISE版本以及它在设计中的用法： 如果您担心BRAM的初始化： 检查利用率报告中是否有可用于18k BRAM的资源。 最好实例化RAMB16BWER，而不是RAMB8BWER 请浏览@ pratham分享的链接了解更多详情。 谢谢，Arpan 谢谢，Arpan 谢谢，Arpan ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
|
|
|
|
|
|
Hi@mario.cofano，
请去throgh综合报告。 附上快照。 谢谢，Arpan -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用，请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- --------------------- 谢谢，Arpan ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1166浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
585浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2694
评论
淘帖
1103
