完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好,
我们有一个大型项目在大型Kintex Ultrascale FPGA上运行,而在Vivado上,实施时间增加到大约15个小时。 我们这里有一个不错的电脑农场,所以我想我们可以从中受益。 我在Vivado远程主机设置中找到了LSF选项,并设置了openlava(以获取bsub命令)。 当我测试连接时,它通过了测试,但是当我打开一个项目时,它告诉我LSF无法访问项目目录。 我在这里缺少一些经验,有人能指出我正确的方向吗? 另外:vivado真的受益于LSF吗? 我们能在这里赢多少时间? 以上来自于谷歌翻译 以下为原文 Hello, We have a big project running on a large Kintex Ultrascale FPGA, and on Vivado the implementation times are increasing to about 15 hours. We have a nice computer fARM available here, so I thought we could benefit from that. I found the LSF option in the Vivado remote hosts setting, and have openlava set up (to get the bsub command). When I test the connection it passes the test, but when I have a project open, it tells me that LSF does not have access to the project directory. I am missing some experience here, could somebody point me in the right direction? Also: does vivado actually benefit from LSF? how much time can we win here? |
|
相关推荐
1个回答
|
|
嗨@ fransschreuder,
你有没有弄清楚如何设置LSF? 我也想知道我是否可以在我们的设计服务器上进行此设置,以便我可以更快地实现。 我尝试过一些东西,但似乎无法弄清楚如何设置LSF。 谢谢。 蒂姆 以上来自于谷歌翻译 以下为原文 Hi @fransschreuder, Did you ever figure out how to setup LSF? I am also wondering if I can get this setup on our design servers so I can get faster implementation. I have tried a few things but can't seem to figure out how to setup LSF. Thanks. Tim |
|
|
|
只有小组成员才能发言,加入小组>>
2385 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2433 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
763浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
548浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
377浏览 1评论
1971浏览 0评论
688浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-26 22:02 , Processed in 1.463904 second(s), Total 77, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号