完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
在我们的设计中,Vivado实现结果因运行而异。
我们想要从“最佳”实现中锁定两个模块的放置信息。 然后将其保存以备将来运行。 我们知道这可能与pblock和分层设计有关。 但是,分层设计文档并不十分清楚如何实现它。 谢谢。 以上来自于谷歌翻译 以下为原文 In a design we have, the Vivado implementation results vary between runs. We want to lock down the placement information of two modules from the "best" implementaion. Then save that for future runs. We know this is probably related to pblock and hierarchical design. However, the hierarchical design document is not very clear about how to implement this. Thanks. |
|
相关推荐
1个回答
|
|
嗨,请查看以下http://forums.xilinx.com/t5/Design-Planning/Locking-down-place-and-route-for-specific-modules-in-design/td-p/219273以下是分层设计用户
指南详细描述了如何单独实现子模块,并将实现结果导入顶层设计.http://www.xilinx.com/support/documentation/sw_manuals/xilinx2014_2/ug905-vivado-hierarchical-design.pdfThanks, 迪皮卡。 谢谢,迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(左边的明星) 以上来自于谷歌翻译 以下为原文 Hi, Check the below http://forums.xilinx.com/t5/Design-Planning/Locking-down-place-and-route-for-specific-modules-in-design/td-p/219273 The below is hierarchical design user guide which describes in detail on how to implement submodules seperately and import the implementation results in to top level design. http://www.xilinx.com/support/documentation/sw_manuals/xilinx2014_2/ug905-vivado-hierarchical-design.pdf Thanks, Deepika.Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left) |
|
|
|
只有小组成员才能发言,加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2428 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
755浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
365浏览 1评论
1961浏览 0评论
681浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 10:57 , Processed in 1.182448 second(s), Total 77, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号