完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我使用的是PlanAhead和Virtex 5：vlx50tff665。 当我运行实现时，我收到一个错误：[Pack 2533]双数据速率寄存器“..... / u_pad_dq / IOBUF_inst_iddr / IDDR_2CLK”需要连接到它的'D'引脚。 我不知道什么是IOBUF_inst_iddr ....我没有实例化这个IOBUF_inst_iddr，只有IOBUF。 任何想法？ 以上来自于谷歌翻译 以下为原文 Hi, I am using PlanAhead and Virtex 5:vlx50tff665. When I run implementation, I got an error: [Pack 2533] The dual data rate register "...../u_pad_dq/IOBUF_inst_iddr/IDDR_2CLK" requires a connection to its 'D' pin. I have no idea what is IOBUF_inst_iddr....I did not instantiate this IOBUF_inst_iddr, only IOBUF. Any idea? 
0
|
|
相关推荐
2个回答
|
|
|
嗨，请不要复制帖子。
一个线程就足够了http://forums.xilinx.com/t5/Virtex-Family-FPGAs/Virtex-5-Error-Pack2533/m-p/489296Thanks,Deepika。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） 以上来自于谷歌翻译 以下为原文 Hi, Please do not duplicate posts. One thread is sufficient http://forums.xilinx.com/t5/Virtex-Family-FPGAs/Virtex-5-Error-Pack2533/m-p/489296 Thanks, Deepika.Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left) |
|
|
|
|
|
转到实施委员会
问候，Debraj ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ 以上来自于谷歌翻译 以下为原文 Moving to Implementation boardRegards, Debraj ---------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. ---------------------------------------------------------------------------------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2369 浏览 7 评论
2785 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2251 浏览 9 评论
3328 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2419 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
740浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
529浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
342浏览 1评论
746浏览 0评论
1947浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1027
评论
淘帖
1234
