完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
先生/女士
当我试图将Virtex 5 IBIS模型分配给我的virtex 5（部件号XC5VLX30-FF324）FPGA时，我收到了一条错误消息。 我附上了我收到的错误信息，以及我从Xilinx网站获得的IBIS模型 只是支持我解决这个错误。 带着敬意 David.T virtex5_IBIS_v2.6_Ccomp.zip 3002 KB 以上来自于谷歌翻译 以下为原文 Sir/Madam I got an error message when I was trying to assign Virtex 5 IBIS Model to my virtex 5(Part NO. XC5VLX30-FF324)Fpga. I have attached the error message which I got, and IBIS Model which I have got from Xilinx Website just support me to solve this error. with regards David.T 
0
|
|
相关推荐
3个回答
|
|
|
T，
图片太小，无法读取错误消息。 什么工具报告什么错误？ Xilinx为第三方SI工具（Cadence，Mentor等）提供IBIS模型，因此我们不使用文件本身：我们创建它们供其他人使用。 Austin Lesea主要工程师Xilinx San Jose 以上来自于谷歌翻译 以下为原文 t, The picture is too small to read the error message. What tool is reporting what error? Xilinx provides IBIS models for third party SI tool (Cadence, Mentor, etc.) so we do not use the files per se: we create them for others to use. Austin Lesea Principal Engineer Xilinx San Jose |
|
|
|
|
|
由于ibischk5发现以下错误，Sir SirUnable导入文件C： Cadence SPB_16.6 share pcb signal virtex5.ibs：
IBISCHK5 V5.0.3 检查C： Cadence SPB_16.6 share pcb signal virtex5.ibs for IBIS 3.2兼容性...... 错误（第65行） - 超过80个字符。 错误：1 文件失败这是从cadence工具生成的错误文件。与respectDavid.T 以上来自于谷歌翻译 以下为原文 Hello Sir Unable to import file C:CadenceSPB_16.6sharepcbsignalvirtex5.ibs due to the following errors found by ibischk5:IBISCHK5 V5.0.3Checking C:CadenceSPB_16.6sharepcbsignalvirtex5.ibs for IBIS 3.2 Compatibility...ERROR (line 65) - Exceeds 80 chararacters.Errors : 1File Failed This the error file which is generated from cadence tool. With regards David.T |
|
|
|
|
|
好，
你需要和Cadence谈谈这件事。 我们提供标准的IBIS文件和格式。 不是Xilinx问题（Cadence Tool = Cadence问题）。 好？ Austin Lesea主要工程师Xilinx San Jose 以上来自于谷歌翻译 以下为原文 OK, You need to talk to Cadence about that. We supply the standard IBIS file and format. Not a Xilinx problem (Cadence Tool = Cadence Problem). ok? Austin Lesea Principal Engineer Xilinx San Jose |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1124浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1261
评论
淘帖
1175
