[问答]

DDR3 SDRAM的简单代码如何编写

问答对人有帮助，内容完整，我也想知道答案 0 嗨，我是FPGA领域的新手。现在我正在使用Genesys2。我必须控制DDR3内存。我在Digilent网站上找到了一些使用micrlaze处理器的DDR3示例。但是，在我的情况下，我不必使用microblaze处理器。我必须通过DDR3内存发送一些固定值，如8位数据（X'FF'），即我将该数据写入Genesys2 DDR3内存并从内存中读出数据。我已经通过Xilinx网络设备视频手册ug_586了。但是我还不清楚如何开始编写DDR3内存。我的问题是： 1）是否可以使用示例代码而不使用微处理器处理器用于DDR3内存？或任何启动代码来控制DDR3内存的建议。实际上，我是以任何方式做到的。所以任何有用的建议将不胜感激。谢谢。以上来自于谷歌翻译以下为原文 Hi, I am very new at field of FPGA. Now I am working Genesys2. I have to control DDR3 memory. I find some examples in Digilent site for DDR3 using microblaze processor. But, in my case I don't have to use microblaze processor. I have to send some fixed value through the DDR3 memory like 8-bit data (X'FF') i.e. I will write that data into the Genesys2 DDR3 memory and readout the data from the memory. I already go through Xilinx network device video manual ug_586 . But still it is not clear to me how to start coding for the DDR3 memory. My questions are: 1) Is it possible to have example code without using microblaze processor for DDR3 memory? Or any suggestion for starting code to control DDR3 memory. Actually, I have do it in any way. So any helpful suggestion will be appreciated. Thank you. 0
2019-5-5 15:29:38　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答举报陈涛相关推荐 • DDR4,DDR3,DDR2,DDR1及SDRAM有什么不同之处? 2587 • 如何实现FPGA和DDR3 SDRAM DIMM条的接口设计？ 1535 • 请问大神们，把Verilog代码从SDRAM移植到DDR3上要注意些什么？如何着手？ 4770 • ddr3 sdram controller with uniphy 17.1 无法例化 3625 • 求大佬详细介绍一下DRAM、SDRAM及DDR SDRAM的概念 2200 • C6678 boot过程中DDR3初始化问题 4205 • FPGA怎么连接到DDR3 SDRAM DIMM？ 4482 • 如何用中档FPGA实现高速DDR3存储器控制器？ 2938 • 请问如何在FPGA中实现DDR3 SDRAM功能？ 1487 • 基于FPGA的视频图形显示系统的DDR3多端口存储管理设计 2158 1个回答

答案对人有帮助，有参考价值 0 OpenArty项目将ZipCPU（不是微型激光）连接到DDR3 SDRAM。即便如此，也可以通过在主文件顶部注释一个简单的`ifdef来删除ZipCPU，这仍然可以让您通过UART运行的软件访问SDRAM。然后通过wishbone总线访问SDRAM。 OpenArty SDRAM内存访问方法的一个关键组件是AXI桥的流水线叉骨。我个人觉得比AXI更容易使用的wishbone总线。该项目的所有源代码都可以在GitHub上获得，虽然我确实需要Arty板配置文件中的参数（一个xml文件，因此是可读的），以便正确配置DDR3 SDRAM。担以上来自于谷歌翻译以下为原文 The OpenArty project connects a ZipCPU (not a microblaze) to DDR3 SDRAM. Even at that, the ZipCPU can be removed with by commenting a simple `ifdef at the top of the main file which will still give you access to the SDRAM from software running over a UART. The SDRAM is then accessed over a wishbone bus. A key component of the OpenArty approach to SDRAM memory access is the pipelined wishbone to AXI bridge. I personally find the wishbone bus simpler to use than AXI. All of the source code for that project is available on GitHub, although I did need the parameters from the Arty board configuration file (an xml file, hence readable) in order to get the DDR3 SDRAM configured properly. Dan

2019-5-5 16:09:26 评论举报黄飞高