McBSP EDMA例程

神秘司令 发表于 2018-6-21 08:58
您好，可以发一个EDMA把一块256个字的数据块从外部存储器（0xA0000000）搬移到内部L2 SRAM(0x00002000)中的程序给我吗？谢谢啦，我的邮箱2399775147@qq.com

wslyx 发表于 2018-6-21 09:18
楼主你好，我在OMAP-L138上开发程序碰到一个问题，我用Mcasp + EDMA的组合，通常情况下Mcasp会触发2个事件，分别为AREVT0(Mcasp Receive Event)和AXEVT0(Mcasp Transmit Event)，这2个事件会将EDMA3 Channel Controller 0里的通道0和通道1对应的事件寄存器里的bit位置1，从而触发配置好的edma3数据搬运。也就是说，如果采用 ...

lifei639156 发表于 2018-6-21 09:36
不能在两个CC之间映射事件。
CC0有两个TC，你可以通过DMAQNUM寄存器将事件在两个TC之间做一个合理分配。
                                                                         http://processors.wiki.ti.com/index.php/Main_Page

wslyx 发表于 2018-6-21 09:47
感谢楼主的回复，对于DMAQNUM寄存器，我也有一个奇怪的发现：按文档的说法，分配到队列0的事件，会在tc0上发起数据传输，分配到队列1的事件，会在tc1上发起数据传输，我占用了3条edma通道，并且都分配到队列0上，因而并未将tc1模块power up，此时发现其中一条通道的大块数据传输会导致另外两条通道的EDMA事件不能被及时响应 ...

lifei639156 发表于 2018-6-21 09:59
你说的这种悦应该不可能，TC1没有用到，使不使能不应该影响到TC0的传输，是不是程序中其它地方也有修改啊。
                                                                         http://processors.wiki.ti.com/index.php/Main_Page
Think Over Before Asking.

wslyx 发表于 2018-6-21 10:11
刚才刻意改了下代码，进行对比测试，发现TC1没有使能的确没有影响到TC0的传输。可能以前修改代码时，有些细节没注意导致得到了错误的认识和结论，非常感谢楼主的指导。~

lifei639156 发表于 2018-6-21 10:21
顺便提一下，如果buffer是放在DDR上，DDR的PBBPR寄存器的设置会有一定的影响，建议设为0x20或以下。
                                                                         http://processors.wiki.ti.com/index.php/Main_Page
Think Over Before Asking.

wslyx 发表于 2018-6-21 10:40
谢谢提醒，请问一下楼主，这个寄存器会造成什么影响？可否简单地说下？以前从来没有注意过ddr的这个配置寄存器。

lifei639156 发表于 2018-6-21 10:52
防“饿死”，系统中通常有多个master访问DDR，按优先级排队，当访问频繁时，低优先级的master可能永远得不到服务，通过这个寄存器的设置的值，每经过这个值的传输数后，低优先级的Master的事件优先级+1，这样一来，低优先级的事件逐渐会变成最高优先级，从而得到服务。
                                                                         http://processors.wiki.ti.com/index.php ...